技术特征：
技术总结
本发明提供一种多存储列SDRAM控制方法以及SDRAM控制器，其在构成多存储列SDRAM的情况下，也能够防止性能的降低，并将部件个数的增加抑制为最小限。在将多个SDRAM装置的数据总线进行连接而构成的多存储列SDRAM的控制方法中，对于所述多个SDRAM装置的中的各个SDRAM装置，通过仅将针对作为访问对象的存储列的SDRAM装置的数据掩码信号否定，来执行数据的读或写。
技术研发人员：小松孝彰
受保护的技术使用者：发那科株式会社
技术研发日：2018.03.20
技术公布日：2018.10.09