用于访问经加密的数据的电子设备和对应的方法与流程

本申请要求2017年10月12日提交的意大利专利申请no.102017000115266的优先权，该申请以此通过引用并入本文。

本说明书的各种实施例涉及一种电子设备，其包括数字电路，数字电路包括用于访问非易失性存储器、内部存储器(特别地是ram)的电路(特别地是微处理器)以及用于存储来自非易失性存储器的数据(特别地是只读数据)的非易失性存储器(特别地是闪存存储器)，该数据被加密存储在非易失性存储器中。

背景技术：

为了保证安全性，已知以经加密的格式提供由微处理器运行的应用代码映像以保护代码映像本身免于逆向工程并拒绝执行未授权的代码映像。例如，像高级加密标准(aes)的强大的加密算法确保高水平的保护。然而，解密增加了对微处理器性能的惩罚。

由aes描述的算法是对称密钥算法，意味着相同的密钥用于加密和解密数据。aes基于被认为是替换置换网络(替换和置换的组合)的设计原理，并且在软件和硬件实施上都很快。目前，当正确地实施时，没有已知的实际攻击可以允许不知道密钥的人读取由aes加密的数据。然而，基于aes的解密掩码的生成在时间和计算方面要求很高：需要专用硬件电路来最小化掩码生成时间，而不需要微处理器的干预(微处理器卸载)。

就此而言，在图1中描述了没有安全能力的典型的子系统，包括微控制器11，微控制器11包括微处理器12，微处理器12又包括高速缓冲存储器13以访问微控制器11的ram存储器(未在图1中示出)。可以包括总线的互连网络14允许与外围设备(诸如非易失性存储器，具体地是外部闪存存储器16)交换数据和信号(例如数据块b)，访问外围设备以用于通过存储器控制器16a写入并读取块b。这样的存储器控制器16a是无解密意识的，它未被配置为解密经加密的数据块。附图标记15表示微控制器12内部的一组其他外围设备，由微处理器11通过互连网络14访问这些外围设备。

如所示的，微处理器12可以通过包括互连网络14和控制器16a(即，用于访问非易失性存储器16的电路)的路径访问外部存储器16中的数据块b。因为像微处理器12(其高速缓存控制器13被使能)的微处理器典型地一次读取数据块(数十个字节)，所以如果这样的数据块被加密，则在运行中解密它们将需要能够通过将解密掩码应用于经加密的数据块来解密整个块。已知的存储器控制器是无解密意识的。然而，存储器控制器的重新设计很复杂，并且会危害它们的成熟度。此外，最先进的闪存设备支持混合包络突发(数据块)读取访问：第一突发读取访问带有延迟，而随后的突发访问(当地址线性增量时)不带有延迟。由存储器控制器实施的带有预取能力的类似的行为以最小化对闪存设备的连续读取访问的延迟。闪存零延迟意味着必须非常快速地生成解密掩码。

技术实现要素：

一个或多个实施例的目的是提供一种电子设备，其包括基于微处理器的数字电路，该数字电路解决了现有技术的缺点，并且特别地提供了灵活的架构拓扑和简单的设计集成。

根据一个或多个实施例，由具有本文描述特性的电子设备来实现该目的。一个或多个实施例可以涉及对应的方法以及涉及可以加载到至少一个计算机的存储器中的计算机程序产品，并且包括当产品在至少一台计算机上运行时，能够执行该方法的步骤的软件代码的部分。如这里所使用的，对这样的计算机程序产品的引用被理解为等同于对包含用于控制处理系统以便协调根据实施例的方法的实施的指令的计算机可读介质的引用。对“至少一个计算机”的引用显然旨在强调本实施例以模块化和/或分布式形式实施的可能性。

根据本文描述的解决方案，描述了一种电子设备，其包括数字电路，数字电路包括用于访问非易失性存储器的、内部存储器(特别地是ram)的电路(特别地是微处理器)，以及非易失性存储器(具体地是闪存存储器)，用于存储来自非易失性存储器的数据(具体地是只读数据)，数据被加密并存储在非易失性存储器中，其中数字电路包括解密电路，解密电路被配置为在运行中执行对从非易失性存储器读取的被加密存储在非易失性存储器中的数据块的解密以获得读取的经解密的数据，解密电路被布置成插入在互连网络上，并且连接到非易失性存储器的存储器控制器以用于从对应于被加密存储的数据的非易失性存储器接收数据块，互连网络标识用于在非易失性存储器和用于访问非易失性存储器的电路之间交换数据的数据路径。解密电路可以被配置为生成对应于从非易失性存储器在给定读取地址处读取的数据块的解密掩码，并且生成对应于从非易失性存储器在下一估计的读取地址处读取的第二数据块的解密掩码。

在变型实施例中，数字微控制器是基于微处理器的数字电路(特别地是数字微控制器，优选地是基于arm的微控制器)，包括微处理器、内部存储器(特别地是ram)，以及用于存储包括用户应用代码映像的数据的非易失性存储器(特别地是闪存存储器)，微控制器被配置为根据执行流程(特别地是就地执行(xip)流程)操作，执行流程包括微处理器从非易失性存储器取出用户应用代码映像的指令并执行指令，用户应用代码映像的指令被加密存储在非易失性存储器中，数字电路包括解密电路，解密电路被配置为在运行中执行对从非易失性存储器读取的对应于被加密存储在非易失性存储器中指令的数据块的解密以获得读取的经解密的数据，解密电路被布置成插入在标识用于在非易失性存储器和微控制器之间交换数据的数据路径的互连网络上，并且连接到非易失性存储器的存储器控制器以用于从对应于被加密存储的指令的非易失性存储器接收数据块。

在变型实施例中，数字微控制器包括连接到安全互连网络的安全子系统电路(特别地是硬件安全模块)，安全互连网络标识安全数据路径以与微控制器的电路交换包括加密参数的安全信息，解密电路还连接到安全子系统电路，安全子系统电路连接到安全互连网络以接收加密参数。

在变型实施例中，解密电路包括用于与内部解密电路交换安全信息的内部控制路径，内部控制路径与用于控制器和非易失性存储器之间交换数据的内部数据路径分离。

在变型实施例中，控制路径包括通过接口连接到安全互连网络的寄存器，寄存器可经由专用端口访问，安全子系统电路通过安全互连网络连接到该专用端口以管理在专用端口上数据传输的安全性，寄存器是只写和一次写入的，并且在被配置为监测在内部数据路径上发生的接口事务的控制电路的控制下，微控制器、寄存器与解密电路交换安全信息。

在变型实施例中，解密电路包括被配置为基于安全信息中的加密参数生成掩码的简化的aes核心，以及用于将解密掩码与加密数据组合的硬件解密电路装置，特别地是包括执行在读取数据与来自aes核心的掩码之间的异或(或xor)操作的电路。

在变型实施例中，解密电路包括旁路电路，以根据从控制路径上的控制电路接收的命令，允许不需要解密的数据(特别地如果非易失性存储器被配置为存储用户应用代码映像数据和应用数据，应用数据)保持不变。

在变型实施例中，aes核心被配置为执行aes解密，预先计算推测性解密掩码以在不增加延迟的情况下执行硬件解密。

还描述了一种从如上所述的设备访问非易失性存储器中的经加密的数据的方法，包括从非易失性存储器中取出用户应用代码映像的被加密存储在非易失性存储器中的指令，以及执行指令，还包括在运行中执行对被加密存储在非易失性存储器中的指令的解密。

在变型实施例中，流程包括以下操作：首先执行系统初始化；以及然后微处理器开始执行从闪存存储器读取的由解密电路在读取周期中解密的经解密的指令。

在变型实施例中，流程是就地执行(xip)流程。

还描述了一种计算机程序产品，其可以被加载到至少一个计算机的存储器中并且包括当产品在至少一个计算机上运行时能够执行方法的步骤的软件代码的部分。

附图说明

现在将参考附图纯粹通过非限制性示例的方式描述本发明，其中：

图1在上文讨论过；

图2示意性地表示这里描述的解决方案的第一实施例；

图3示意性地表示这里描述的解决方案的优选实施例；

图4示意性地表示这里描述的解决方案的另一实施例；

图5示意性地表示这里描述的解决方案的又一实施例；

图6示意性地表示图3的实施例的电路；

图7示意性地表示图6的电路的子电路；以及

图8表示由此处描述的解决方案执行的操作的流程。

具体实施方式

随后的描述图示了旨在深入理解实施例的各种具体细节。可以在没有一个或多个具体细节的情况下或者利用其他方法、部件、材料等来实施实施例。在其他情况下，未详细示出或描述已知的结构、材料或操作，使得实施例的各个方面不会不清楚。

在本说明书的框架中对“实施例”或“一个实施例”的引用意味着指示关于该实施例描述的特定配置、结构或特性包括在至少一个实施例中。同样地，可以出现在本说明书的各个点中的诸如“在实施例中”或“在一个实施例中”的短语不一定涉及相同的实施例。此外，在一个或多个实施例中，可以适当地组合特定构造、结构或特性。

本文使用的附图标记仅仅是为了方便，因此不限定保护范围或实施例的范围。

各种实施例可以应用于例如电子设备，诸如包括基于微处理器的数字电路，并且在非易失性存储器中存储用户应用代码映像的全球导航卫星系统集成电路，该微控制器被配置为根据就地xip执行流程进行操作。

各种实施例可以应用于，例如优选地，基于arm的微控制器。

这里描述的解决方案涉及一种解密硬件电路，解密硬件电路通过实施可以连接到诸如存储器控制器外部附加设备的控制器的外部解密硬件电路来避免重新设计存储器控制器。这样的解密硬件电路能够在运行中通过将解密掩码应用于经加密的数据块来解密整个数据块。为了解决闪存零延迟，利用掩码推测过程预先生成解密掩码。

硬件电路被配置为快速生成用于当前解密突发的解密掩码和用于下一解密突发的推测性解密掩码，以便在不增加进一步延迟的情况下解密数据流。并且，解密硬件电路提供由解密电路使用的解密参数(aes密钥和向量)的保护以防止“侵入(hacking)”，解密参数被配置为使得aes参数的编程利用相对于数据路径的分离的安全路径发生，并且使得回读aes参数必须是不可能的。当电路被使能以解密时，它不能够再被禁用，并且参数不可更改。因此，被配置为执行解密的电路包括可经由专用端口访问的被配置为只写和一次写入的寄存器。

更详细地，参考图2，描述了微控制器21的示意性解决方案。该架构类似于参考图1描述的微控制器11的架构，即它包括微处理器12和高速缓冲存储器13以访问用于读取和写入微控制器21的ram存储器(未在图2中示出)。可以包括总线的互连网络14允许与外围设备15和非易失性存储器26(具体地是外部闪存存储器)交换数据和信号(例如数据块b)，访问非易失性存储器26以用于通过安全存储器控制器26a写入和读取经加密的块cb。这样的安全存储器控制器26a包括与非易失性存储器16交换经加密的数据块cb的无解密意识存储器控制器16a。然而，放置在控制器16和互连网络14之间的安全存储器控制器26a包括解密电路22，即被配置为在运行中(即在读取周期期间)执行对数据块cb(特别地是在非易失性存储器16中被加密存储的应用代码的指令)的解密的电路。解密电路22通过存储器控制器16a解密来自闪存存储器16的经加密的数据块cb，并经过互连网络14将它们作为经解密的块b提供给微处理器12。

解密电路22被配置为数字微控制器子系统的一部分，数字微控制器子系统具有有限的内部存储器，即连接到高速缓存13的ram存储器，包含指令的用户应用代码映像ac存储在非易失性闪存存储器16内。

优选地，微控制器21被配置为执行就地执行(xip)过程，这允许微处理器12从闪存存储器16取出并执行用户应用代码映像ac的指令，而不是在执行之前首先将它们复制到内部ram存储器13。解密电路22允许执行具有经加密的用户应用代码ac(即作为经加密的数据块cb)的xip过程，而不会对微处理器性能造成损害。

优选地，包括微控制器21的电子设备是全球导航卫星系统集成电路，即定位设备，微控制器21是基于arm的微控制器。存储在闪存存储器16中的应用数据是或者包括定位数据，而经加密的用户应用代码映像ac包含指令以管理全球导航卫星系统集成电路的操作。

利用经加密的应用代码的执行操作包括以下步骤：在第一步骤中，执行系统初始化，例如，硬件设备的配置；以及在第二步骤中，微处理器12开始执行经解密的代码，即来自闪存存储器16的块b中的指令，因为代码在运行中(即在相同的读取周期期间)被电路22解密。

这表示远比标准过程更简化和更快速的过程，标准过程在系统初始化之后要求将应用代码ac的经加密的块cb从外部闪存存储器16复制到内部ram存储器13a，然后微处理器12解密经加密的代码并将经解密的代码复制到内部存储器13a内，然后微处理器12开始从ram存储器13a执行经解密的代码。

xip过程允许微处理器12比利用标准方法更快速地开始代码的执行，并且允许设计具有较少内部ram存储器的设备。xip过程还避免了可以访问解密算法和解密参数。

图3呈现了这里描述的解决方案的优选实施例，其包括使用安全子系统电路，即硬件安全模块或hsm。具有微控制器子系统的最先进的设备嵌入安全子系统，即负责安全管理的硬件安全模块。hsm是一种用于保障和管理用于强身份验证的数字密钥，并提供加密处理的物理计算设备。作为分离的结果，主微处理器不能访问安全信息(加密密钥、加密参数)和安全控制(即，它不能禁用解密)。

就此而言，在图3中表示对应于微控制器21，但附加地包括硬件安全模块23的微控制器31。硬件安全模块23连接到安全互连网络24以与微控制器30的电路，并且特别地与解密电路22交换安全信息sd，具体地将加密参数提供给这样的解密电路22的电路。

安全信息sd包括解密参数，特别地是由解密电路224(具体地是aes核心224a)使用的aes密钥和向量，如图6和图7中所示，必须保护解密参数免受“侵入(hacking)”。解密电路224中的aes参数的编程通过相对于数据路径(由互连网络14表示)的分离的安全路径(即安全互连网络24)发生，并且因此使得aes参数回读是不可能的。当解密电路22被使能以用于解密时，它不能够再被禁用，并且参数不可改变。如参考图7更好地示出的，解密电路22的寄存器仅可经由专用端口访问，既是只写又是一次写入的。

就此而言，在图6中示出了解密电路22的示意图。

安全路径接口221s将电路22与安全互连网络24接合以交换安全信息sd。在安全互连网络24上提供对应的接口241s。

数据路径接口221d将解密电路22与互连网络14接合以交换数据，例如数据块b。在互连网络14上提供对应的接口141d。

在解密电路22中，从安全路径接口221s开始用于安全信息sd的内部安全数据路径，标记为控制路径cp，而从数据路径接口221d开始用于待写入的数据wb和待读取的数据rb数据的内部数据路径dp。

在控制路径cp上布置寄存器222以存储用于安全信息sd中的解密的aes参数，特别地，提供用于执行aes解密的aes核心224a的加密密钥和参数。控制电路223被配置为监测在数据路径dp上发生的接口事务，识别待解密的事务并因此向解密电路224发送命令。

如图7中更好地示出的，解密电路224是这样的电路：嵌入用于解密掩码生成的aes核心224a，嵌入硬件解密电路装置以用于将解密掩码与经加密的数据组合，以及嵌入旁路电路以允许根据从控制电路223接收的命令，将不需要解密的数据(例如应用代码)保持不变。

解密电路224通过布置在解密电路22中的数据路径接口225d和非易失性存储器16中的对应的数据接口161，从闪存存储器16接收经加密的块cb中的经加密的读取数据。

内部数据路径dp包括写入路径wp，写入路径wp将写入数据wb直接发送到数据路径接口225d，并且然后发送到非易失性存储器16用于写入操作。这些写入数据wb可以由微控制器31或由与微控制器31相关联的另一设备加密。内部数据路径dp还包括读取路径rp，读取路径rp从非易失性存储器16开始、穿过解密电路22(通过接口225d和接口161)，并且在解密电路224处进行解密后，作为读取块rb，到达待在互连网络14上传播到微处理器12的数据路径接口221d和接口141d，例如以用于根据xip过程执行。

解密电路22具有待连接到现有的互连接口的兼容接口，兼容接口具体地是arm高级外围总线(apb)142(安全路径接口141a、221s)和存储器控制器接口高级高性能总线(ahb)143(数据路径接口，141d、221d和225d、161)。

如所述的，解密电路22提供控制路径cp，其是包括与数据路径dp(电路211d、225d)分离的包括电路221s、222、223、224的安全路径。aes参数和控制命令可以经由安全路径sp编程到只写和一次写入的寄存器222中，以防止侵入。

在图7中，示出了详细说明解密电路224的框图。如上所述的这样的解密电路224包括aes核心224a，aes核心224a接收安全信息sd，即aes密钥、aes初始化向量和待解密的数据的地址，生成对应的解密掩码m(以及推测性掩码sm)。

通过推测性过程计算推测性掩码sm，其中，例如，生成的掩码取决于数据块的地址。当主处理器(经由其高速缓存控制器)向存储器发出读取时，解密电路224开始生成解密掩码m。一旦生成掩码m，解密电路224就推测性地生成用于在下一连续的线性地址处的块的掩码sm，即推测在下一连续线性地址处的块是将要读取的下一个块。因此，如果高速缓存执行对该块的读取，则经推测的掩码sm已经可用。由于最先进的闪存仅在第一个块读取时引入延迟，而在接下来的线性块中没有引入延迟，因此该解决方案避免了解密块在后续块读取的解密上增加一些延迟。

aes核心224a优选地是通用aes核心的专用版本，以便仅生成解密掩码m，使得这样的专用aes核心224a可以更快速(提高解密速度)并且使用更少的资源(即在芯片上的面积少于通用aes核心)。

例如，aes核心224接收待解密的数据的ahb地址(32位)和aes初始化向量(128位)，它们彼此相加，并且在分离的输入上，然后，aes核心224a以本身已知的方式使用接收aes密钥(128位)来获得掩码m。

这样的解密掩码m、sm被提供给执行与从闪存存储器16读取的相应数据的异或或xor操作的块224d。这些读取数据通常是经加密的数据cb，但是它们也可以是未经加密的数据，尽管在图7中为了简单起见，所有这些数据都用附图标记cb表示。为此，来自xor块224d的经解密的数据被发送到多路复用器224c的输入，而从存储器16读取的数据也被直接发送到多路复用器224c的另一输入。

在块224d处对解密掩码m(或推测性掩码sm)与从闪存存储器16读取的数据cb的硬件xor操作在没有对经解密的数据增加延时(延迟)的情况下发生。解密监测电路224b被配置为确定来自闪存存储器16的数据cb是否必须被解密，根据它是否是对应地控制多路复用器224c的输出的代码映像数据块。解密监测电路224b通过读取内部数据路径dp来监测事务类型和地址范围。

在图8中示出了表示由微处理器12(表示为通过高速缓冲存储器13)用于读取存储器16的访问操作的图。

图中的第一行表示由微处理器12按顺序发送读取地址ra以访问存储器16。在第一次读取时发送读取地址ra1(第一列，列表示后续读取周期，或解密突发)。存储器16带有延迟lt地提供对应的数据块cb(ra1)(如在第二行中所示)，表示存储器16的响应。在第三行(数据解密)、第四行(生成掩码和推测性掩码)和第五行(仅生成推测性掩码)中示出解密电路22的操作。解密电路22生成(第五行)解密掩码m1，并且然后从中生成推测性掩码sm1，生成对应于下一估计读取地址(具体地是下一连续线性地址)的掩码。执行利用第一解密掩码m1的解密操作dc(m1)，这对应于在掩码m1和数据块cb(ra1)之间执行xor，发起将对应的经解密的读取块rb发送到高速缓存13。第二列示出连续读取，地址是ra2＝ra1+1，获得的数据块是cb(ra2)，通过使用在前一个读取周期生成的推测性掩码sm1的操作dc(sm1)解密数据块cb(ra2)。还生成第二推测性掩码sm2。然后，在下一读取周期(第三列)中，执行进一步的连续读取，地址是ra3＝ra2+1，获得的数据块是cb(ra3)，通过使用在前一个读取周期得到的第二推测性掩码sm2的操作dc(sm2)解密数据块cb(ra3)。在该周期期间还获得第三推测掩码sm3。然后，在下一个和最后的读取周期中，执行非连续读取，即增量5的读取地址是ra4＝ra3+5。这意味着不能使用第三推测性掩码sm3，因此第三推测性掩码sm3被处置(操作ds)。存储器16带有延迟lt地提供对应的数据块cb(ra4)(如在第三行中所示)，表示存储器16的响应。解密电路22生成第二解密掩码m2并且然后由此导出第四推测性掩码sm4。执行利用第二解密掩码m2的解密操作dc(m4)。

这示出了闪存零延迟读取如何需要预先生成解密掩码(掩码推测)以及如何需要专用硬件电路以快速生成用于当前解密突发的解密掩码m和用于下一解密突发的推测性解密掩码，以便在不进一步增加延迟的情况下解密数据流。aes核心是简化的核心，利用最低的硬件资源来专门用于尽可能快地生成128位的解密掩码。aes核心被配置为仅在11个时钟周期内生成解密掩码。

主要以两种方式使用aes核心-作为块密码(即数据由aes核心加密/解密)或作为流密码(aes核心用于生成与数据进行xor的掩码，即在掩码和数据之间执行异或)。块密码模式的缺点是只有当数据可用时才可以开始使用aes核心。因此，考虑到aes处理的全部延迟。利用流密码，掩码生成与数据可用性无关并且通常可以提前启动。因此，可以消除部分或全部aes延迟。

在该视图下，简化的aes核心被配置为仅实现加密，因为相同的掩码用于加密和解密。对于加密，明文(即数据)与掩码进行xor，获得经加密的文本。在解密中，这样的密文与提供明文的相同掩码进行xor。

总结，简化的aes核心224a被配置为仅在加密模式下操作，并且解密电路224被配置为仅将简化的aes核心224a用作流密码，生成解密掩码m、sm，解密掩码m、sm被提供给块224d以与从闪存存储器16读取的对应的数据执行异或或xor操作。解密掩码m、sm与用于加密从闪存存储器16读取的数据的掩码相同。

图4和图5示出了两个变型实施例。在图4中，解密电路22直接连接到处理器12，即在处理器12和互连网络14之间，使得只有到处理器12的数据被解密，而互连网络14上没有经解密的数据。

在图5中，示出了具有多于一个的非易失性存储器16的实施例，特别地是处理器12可以访问的两个存储器161和162。在这种情况下，提供连接到互连网络14的两个安全控制器261和262，每个非易失性存储器各一个。提供了唯一的硬件安全模块23，其并行地将安全互连网络上的安全信息sd提供给两个安全控制器261和262。

根据这里描述的各种实施例的解决方案允许获得以下优势。

该解决方案有利地提供了在不增加延迟的情况下执行硬件解密，特别地是通过提供推测性解密掩码。

此外，通过采用优化的aes核心，在没有使用微处理器干预的情况下生成解密掩码的简化的硬件。

描述的解决方案提供了灵活的架构拓扑和简单的设计集成。

描述的解决方案为应用代码数据和安全数据提供分离的路径。

描述的解决方案利用应用数据提供应用代码的解密和透明性。

当然，在不损害实施例的原理的情况下，构造和实施例的细节可以关于本文纯粹作为示例描述和图示的内容而广泛变化，而不会因此脱离本发明的实施例的范围。

描绘的实施方式是专门为基于arm的微控制器子系统设计的，但是它可以根据不同的架构(和接口)和高速缓存(不同大小的数据块)来通用化。

存储在闪存存储器中的数据的加密过程优选地是离线软件流程，离线软件流程使用计算机以通过使用闪存加载器应用利用经加密的代码映像对闪存存储器进行编程。在变型实施例中，首先例如在外部计算机中将源代码编译成代码映像，然后由相同或另一计算机使用aes算法(使用aes密钥、aes初始化向量和待加密的数据的范围地址)将代码映像进行加密，获得经加密的代码映像ac，然后利用闪存加载器应用将加密的代码映像ac存储在闪存存储器中。

在变型实施例中，可以使用与aes不同的加密过程。

在xip场景中，这里描述的包括解密电路的电子设备在运行中执行对存储在非易失性存储器内的代码映像的解密时特别有效，而没有损失(没有延迟、没有微处理器干预......)，但它不需要识别xip流来操作。这里描述的包括解密电路的电子设备识别在高速缓存行填充(linefills)期间由高速缓存执行的典型的读取事务。因此，这里描述的包括解密电路的电子设备通常可以用于访问存储经加密的数据(优选地是只读数据)的非易失性存储器。这些只读数据可以包括应用代码映像，但是在变型实施例中也可以是不同种类的数据，例如恒定数据。然后，dma(直接存储器访问)设备能够像高速缓存那样执行读取事务，即它可以表示访问非易失性存储器的电路。当dma对解密电路执行“类高速缓存”读取事务时，数据也被解密。通常，解密电路可以当由特定读取事务触发时，在运行中解密经加密的信息(代码或数据)。