一种多串口通讯晶振电路的制作方法

本发明涉及串行通讯，属于一次配电系统领域，具体涉及一种多串口通讯晶振电路。

背景技术：

普通的cpu芯片仅包括一至两个串行通讯接口，而在飞机一次配电系统中，需设置多个串行通讯接口，以满足机上的通讯交互需求，由于cpu芯片体积一般较大，所需的外围电路比较复杂，一般采取专用芯片与cpu配合使用以实现多串口通讯需求。

现有技术中，在较多串行通讯接口的使用场合，往往需配置多个串行通讯扩展芯片以满足需求，每个串行通讯扩展芯片配置一个无源晶振，这样会导致印制板布局的需求较大，同时过多的晶振会带来比较多的电磁干扰问题，给整机电磁设计带来难度。

技术实现要素：

本发明的目的：

本发明的目的是为了克服多路串行通讯设计中，串行通讯扩展芯片多，晶振过多配置而导致的布局困难，电磁兼容性差的缺陷。由于通讯电路一般与cpu芯片同板布局设计，而cpu芯片涉及同时处理数字信号和模拟信号的能力，同板上配置过多的晶振，会影响cpu芯片模拟量的采集精度。本发明设计的多串口通讯晶振简化电路从根本上解决了上述问题。

本发明采取的技术方案为：

一种多串口通讯晶振电路，包括多个串口扩展电路和一个晶振电路；

多个串口扩展电路由多个串口扩展芯片组成，每个串口扩展芯片均与晶振电路相连；

晶振电路由一个有源晶振cy1和多个外围滤波磁珠组成，去耦电容c1接在有源晶振cy1的供电正负端之间，通过去耦电容c1实现供电信号的稳定性，有源晶振cy1的输出端通过多个外围滤波磁珠分别与每个串口扩展芯片相连，实现对晶振信号整形和噪声抑制作用。

其特征在于，多个串口扩展电路由2至多个串口扩展芯片sm16c854组成。

其特征在于，串口扩展芯片通过并行数据总线和地址总线与主cpu互联，实现数据交互，通过片选信号实现多路串行通讯信号的分时选通通讯。

其特征在于，有源晶振cy1通过+3.3v实现起振，通过滤波磁珠依次提供多个串口扩展芯片所需的频率基准。

本发明的有益效果：

本发明的一种多串口通讯晶振电路，减少了有源晶振的数量需求，有利于cpu电路的布局设计，优化了cpu电路的电磁兼容性。

附图说明

图1是本发明的多串口通讯晶振电路图

具体实施方式

下面结合说明书附图对本发明作进一步详细描述。

图1为本发明的多串口通讯晶振电路，包括多个串口扩展电路和一个晶振电路，多个串口扩展电路由多个串口扩展芯片组成，每个串口扩展芯片均与晶振电路相连。多串口扩展电路由4个串口扩展芯片sm16c854组成，串口扩展芯片通过并行数据总线和地址总线与主cpu互联，实现数据交互，通过片选信号实现多路串行通讯信号的分时选通通讯。

晶振电路由一个有源晶振cy1(ftx1－elmn/1.8432mhz)和4个外围滤波磁珠l1、l2、l3、l4组成，去耦电容c1接在有源晶振cy1的供电正负端之间，通过去耦电容c1实现供电信号的稳定性，有源晶振cy1的输出端通过多个外围滤波磁珠l1、l2、l3、l4分别与每个串口扩展芯片相连，实现对晶振信号整形和噪声抑制作用。有源晶振cy1通过+3.3v实现起振，通过滤波磁珠依次提供多个串口扩展芯片所需的频率基准。

技术特征：

技术总结
本发明涉及一种多串口通讯晶振电路，包括多个串口扩展电路和一个晶振电路；多个串口扩展电路由多个串口扩展芯片组成，每个串口扩展芯片均与晶振电路相连；晶振电路由一个有源晶振CY1和多个外围滤波磁珠组成。本发明的多串口通讯晶振电路，减少了有源晶振的数量需求，有利于CPU电路的布局设计，优化了CPU电路的电磁兼容性。

技术研发人员：郝琪伟;顾焕涛;孙骏
受保护的技术使用者：天津航空机电有限公司
技术研发日：2018.11.09
技术公布日：2019.04.16