一种基于局部重布局的奇偶校验故障注入检测方法与流程

本发明涉及一种集成电路安全和故障注入检测方法。特别是涉及一种基于局部重布局的奇偶校验故障注入检测方法。

背景技术：

随着信息技术的不断发展，信息安全已成为现代计算系统中不可忽视的重要组成部分，加密电路为信息安全提供关键理论和技术。针对加密电路的故障注入攻击[1]严重威胁集成电路芯片安全。故障注入攻击通过在电路中刻意引入故障，通过差分故障分析、非差分故障分析等故障分析技术[2]对加密电路进行破解，得到密钥等关键信息，攻击能力强，所需时间短。

抗故障注入攻击技术可以保护电路免受恶意攻击，保证芯片内部数据安全。抗故障注入攻击技术中，封装干扰、传感器、金属层等适用范围较小。常用的冗余计算技术[3]使用额外的硬件或功能来确认电路是否存在故障，可以分为空间冗余、时间冗余和信息冗余。其中，空间冗余和时间冗余分别需要较大的资源消耗和较高的时间成本；信息冗余采用错误检测编码，在数据中增加冗余信息进行故障检测，所需空间和时间成本较低。

奇偶校验码为常用的错误检测编码，存在无法检测偶数比特故障的缺陷。字节奇偶校验虽然可以获得高于字奇偶校验的故障检测率，所需资源也明显高于字校验[4]。因此，寻找一种高故障检测率、低资源消耗的故障注入检测方法十分必要。

技术实现要素：

本发明所要解决的技术问题是，提供一种能够确保所有故障均能被检测的基于局部重布局的奇偶校验故障注入检测方法。

本发明所采用的技术方案是：一种基于局部重布局的奇偶校验故障注入检测方法，包括，对待测电路采用字奇偶校验故障注入检测方法，针对局部故障注入攻击，对攻击范围内的寄存器进行重新布局，使所述的攻击范围内属于同一字中的寄存器数目为奇数。

所述的字奇偶校验故障注入检测方法包括预测电路及比较电路，所述的预测电路根据待测电路的输入数据及奇偶校验原理预测得到待测电路输出结果奇偶性的理论值，并通过待测电路输出结果计算得出该结果奇偶性的实际值；所述的比较电路即为比较器，判断理论值与实际值是否相同，若二者一致，则认为原始电路输出正确，否则原始电路有故障注入攻击。

所述的对攻击范围内的寄存器进行重新布局，包括以下步骤：

s1：在待测电路布局布线后的设计中，通过移动或交换寄存器进行重新布局，其中，所述的移动是将选中的寄存器移动到新的位置；所述的互换是选中待交换的两个寄存器，并将两个寄存器的位置互换；

s2：对与移动或交换后的寄存器相连接的连线进行重新布线；

s3：检查重新布线的情况，确保所有布线已完成；

s4：对重新布局后的设计重新进行静态时序分析，确保重新布局后的设计满足待测电路的时序要求。

本发明的一种基于局部重布局的奇偶校验故障注入检测方法，实现高故障检测率、低资源占用，对局部故障注入攻击范围内的寄存器进行分析，采用手动重布局布线，使属于同一字中的寄存器数目为奇数，确保所有故障均能被检测。解决了现有故障检测技术中字奇偶校验故障检测率低、字节奇偶校验资源消耗大的问题，是一种高故障检测率、低资源消耗的故障检测技术，在不增加资源消耗的情况下，故障检测率有所提高。

附图说明

图1是本发明一种基于局部重布局的奇偶校验故障注入检测方法的示意图。

具体实施方式

下面结合实施例和附图对本发明的一种基于局部重布局的奇偶校验故障注入检测方法做出详细说明。

如图1所示，本发明的一种基于局部重布局的奇偶校验故障注入检测方法，包括，在待测电路基础上增加预测电路和比较电路。对待测电路采用字奇偶校验故障注入检测方法，针对局部故障注入攻击，对攻击范围内的寄存器进行重新布局，使所述的攻击范围内属于同一字中的寄存器数目为奇数。

所述的字奇偶校验故障注入检测方法包括预测电路及比较电路，所述的预测电路根据待测电路的输入数据x及奇偶校验原理预测得到待测电路输出结果奇偶性的理论值p(x)，并通过待测电路输出结果计算得出该结果奇偶性的实际值y(x)；所述的比较电路即为比较器，判断理论值p(x)与实际值y(x)是否相同，若二者一致，则认为原始电路输出正确，否则原始电路有故障注入攻击。

所述的对攻击范围内的寄存器进行重新布局，包括以下步骤：

s1：在待测电路布局布线后的设计中，通过移动或交换寄存器进行重新布局，其中，所述的移动是将选中的寄存器移动到新的位置；所述的互换是选中待交换的两个寄存器，并将两个寄存器的位置互换；

s2：对与移动或交换后的寄存器相连接的连线进行重新布线；

s3：检查重新布线的情况，确保所有布线已完成；

s4：对重新布局后的设计重新进行静态时序分析，确保重新布局后的设计满足待测电路的时序要求。

以rc5加密算法故障注入检测为例，选取其参数组合为：字长32比特，密钥长度16字节，加密轮数12轮。假设故障注入攻击范围包括同一字中的两个寄存器，为解决奇偶校验无法检测偶数比特故障的缺陷，将其中一个寄存器与故障注入攻击范围外的寄存器进行互换，利用vivado中工程变更命令eco(engineeringchangeorder)来实现，包括以下步骤：

s1：在布局布线设计中，选中故障注入攻击范围内的一个寄存器与故障注入攻击范围外的一个寄存器进行交换；

s2：对与交换后的寄存器连接的连线进行重新布线；

s3：在tclconsole中使用report_route_status命令检查布线情况，确保所有修改后的布线已完成；

s4：对修改后的设计重新进行静态时序分析，确保局部重布局布线后的设计满足原时序要求。

在局部重布局后的设计中，故障注入检测范围内属于同一字中的寄存器数目为奇数，采用奇偶校验故障注入检测方法可以检测到所有故障，检测率为100％。此外，重布局布线后的设计中资源消耗并未增加。

本发明并不限于上文描述的实施方式。以上对具体实施方式的描述旨在描述和说明本发明的技术方案，上述的具体实施方式仅仅是示意性的，并不是限制性的。在不脱离本发明宗旨和权利要求所保护的范围情况下，本领域的普通技术人员在本发明的启示下还可做出很多形式的具体变换，这些均属于本发明的保护范围之内。

参考文献：

[1]barenghia,breveglieril,koreni,etal.faultinjectionattacksoncryptographicdevices:theory,practice,andcountermeasures[j].proceedingsoftheieee,2012,100(11):3056-3076.

[2]courtoisn,wared,jacksonkm.fault-algebraicattacksoninnerroundsofdes[eb/ol].nice:strategiestelecomandmultimedia,2010-9-22[2016-11-16].http://www0.cs.ucl.ac.uk/staff/n.courtois/dfasolv.pdf.

[3]chuj,benaissam.errordetectingaesusingpolynomialresiduenumbersystems[j].microprocessors&microsystems,2013,37(2):228-234.

[4]wenliang,jiangwei,jiangke,etal.detectingfaultinjectionattacksonembeddedreal-timeapplications:asystem-levelperspective[c]//ieee,internationalconferenceonhighperformancecomputingandcommunications,2015ieee,internationalsymposiumoncyberspacesafetyandsecurity,and2015ieee,internationalconfonembeddedsoftwareandsystems.newyork:ieeecomputersociety,2015:700-705.