数模混合解码电路、解码方法及系统架构与流程

本发明涉及电路技术领域，尤其涉及一种应用于射频识别标签芯片的数模混合解码电路、解码方法及系统架构。

背景技术：

目前，无线应用越来越广泛，其中射频识别标签芯片，即rfid芯片(radiofrequencyidentification芯片)在各个领域应用越来越多。在射频识别标签芯片中，pie(pulse-intervalencoding脉冲间隔编码)信号的解码电路是其中核心电路。

如图1所示，相关技术的pie信号解码系统芯片包括天线1、解调器2、时钟信号源3以及数字pie解码电路4。其中，所述数字pie解码电路4包括trcal计数器41、tari计数器42、rtcal计数器43、状态控制器44、data输出45以及query输出46，所述trcal计数器41、所述tari计数器42、所述rtcal计数器43、所述data输出45以及query输出46分别连接至所述状态控制器44。所述pie信号解码系统的所述时钟信号源3采用了1.92mhz时钟；所述数字pie解码电路4对从所述解调器2输入的pie信号进行计数，首先所述tari计数器42计数出tari的个数，然后是所述trcal计数器41和所述rtcal计数器43分别计数处trcal和rtcal的个数，所述状态控制器44根据不同的计数比较结果，控制状态的切换，并判断出所述pie信号的是否是query指令和输出数据是data1还是data0。

然而，所述pie信号解码系统芯片的tari最短时间为6.25us，为了达到足够的精度，数字基带需要在大于1.92mhz的时钟下对所述解调器2解调产生的所述pie信号进行计数来完成对读写器发送的所述pie信号的解码，其功耗通常为整个整机中的数字基带功耗的40％左右。另外由于采用了大量的较大位数的计数器，使得芯片面积也比较大。

因此，实有必要提供一种新的数模混合解码电路、解码方法及系统架构解决上述问题。

技术实现要素：

针对以上现有技术的不足，本发明提出一种电路版图面积小且功耗低的数模混合解码电路、解码方法及系统架构。

为了解决上述技术问题，本发明提供了一种数模混合解码电路，用于检查pie信号和对所述pie信号进行解码并输出解码结果，所述pie信号包括delimiter信号、tari信号、trcal信号、rtcal信号、输入指令、data值以及query命令，该数模混合解码电路包括积分器、输出模块以及分别与所述积分器和所述输出模块连接的状态控制器；

所述积分器包括：

star积分器，用于检查输入所述delimiter信号的固定长度；

rtcal积分器，用于检查是否输入所述rtcal信号,并进行充电和储存电量；

trcal积分器，用于检查是否输入所述trcal信号,并进行充电和储存电量；

tari积分器，用于检查是否输入所述tari信号,并进行充电和储存电量；

data积分器，用于检查是否具有所述输入指令的结束标志；以及

over积分器，用于检查是否具有所述输入指令的结束标志；

所述输出模块包括：

data输出，用于检查所述pie信号里面的所述data值是否为1或者0；

query输出，用于检查所述pie信号的命令是否为所述query命令；

所述状态控制器，用于控制所述积分器和所述输出模块，并对解码的状态机进行控制和切换。

优选的，所述star积分器、所述rtcal积分器、所述trcal积分器、所述tari积分器、所述data积分器以及所述over积分器均包括积分电路，所述积分电路为模拟电路。

优选的，所述积分电路包括第一晶体管、第二晶体管以及电容，

所述第一晶体管的漏极连接至参考电流的输出端，所述第一晶体管的栅极连接至dig1信号端，所述第一晶体管的源极分别连接至所述电容的正极端和所述第二晶体管的漏极；

所述第二晶体管的栅极连接至dig2信号端，所述第二晶体管的源极连接至接地；

所述电容的负极端连接至接地；

所述dig1信号端和所述dig2信号端均用于输出所述pie信号。

优选的，所述第一晶体管和所述第二晶体管均为nmos管。

本发明还提供一种解码方法，该解码方法应用于如上所述任意一项所述的数模混合解码电路，该解码方法包括如下步骤：

步骤s1、开始上电复位信号到来时，所述状态控制器控制所述积分器的初始化，解码的所述状态机切换到idle状态；

步骤s2、所述状态控制器等待状态，即如果所述star积分器输出为0，则维持步骤s1，直到所述pie信号到来时，所述star积分器输出1，所述状态机切换到star状态，并进入步骤s3；

步骤s3、所述状态控制器3检测所述tari积分器数据0，如果所述tari积分器数据0，则进入步骤s4，反之，则等待所述tari积分器数据0；

步骤s4、所述状态控制器的状态机为star状态，所述rtcal积分器输出0，则进入步骤s1。直到所述pie信号到来时，所述rtcal积分器输出1，所述状态机切换到rtcal状态，并进入步骤s5；

步骤s5、所述状态控制器的状态机为rtcal状态。直到所述pie信号到来时，所述trcal积分器输出1，所述状态机切换到trcal状态，所述query输出1，所述状态机切换到data状态，则进入步骤s6a，如果直到所述pie信号到来时，所述trcal积分器输出0，所述状态机切换到data状态，所述query输出0，则进入步骤s6b；

步骤s6a、所述状态控制器的状态机均为data状态，并分别检测所述pie信号，如所述data积分器输出为1，则所述data积分器输出数据1，如所述data积分器输出为0，则所述data积分器输出数据0；

步骤s6b、所述状态控制器的状态机均为data状态，并分别检测所述pie信号，如所述data积分器输出为1，则所述data积分器输出数据1，如所述data积分器输出为0，则所述data积分器输出数据0；

在步骤s7、直到所述over积分器输出1，所述状态机切换到idle状态，解码结束。

优选的，所述star积分器、所述rtcal积分器、所述trcal积分器、所述tari积分器、所述data积分器以及所述over积分器均包括积分电路，所述积分电路为模拟电路。

优选的，所述积分电路包括第一晶体管、第二晶体管以及电容，

所述第一晶体管的漏极连接至参考电流的输出端，所述第一晶体管的栅极连接至dig1信号端，所述第一晶体管的源极分别连接至所述电容的正极端和所述第二晶体管的漏极；

所述第二晶体管的栅极连接至dig2信号端，所述第二晶体管的源极连接至接地；

所述电容的负极端连接至接地；

所述dig1信号端和所述dig2信号端均用于输出所述pie信号。

优选的，所述第一晶体管和所述第二晶体管均为nmos管。

本发明还提供一种系统架构，该系统架构包括天线、解调器以及如上所述任意一项所述的数模混合解码电路。

与相关技术相比，本发明的数模混合解码电路、解码方法及系统架构通过所述状态控制器控制所述积分器和所述输出模块，并对解码的状态机进行控制和切换。该电路通过所述状态控制器、所述积分器及所述输出模块控制处理pie信号，不需要额外时钟信号，从而降低了电路的功耗；另外所述积分器来替代相关技术的计数器，节约了电路版图面积。

附图说明

下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中：

图1为相关技术的pie信号解码系统芯片的模块框图；

图2为本发明数模混合解码电路的pie信号的波形图；

图3为本发明数模混合解码电路的模块框图；

图4为本发明数模混合解码电路的积分电路的电路图；

图5为本发明解码方法的流程框图；

图6为图5中关键节点波形图；

图7为本发明系统架构的模块框图。

具体实施方式

下面结合附图详细说明本发明的具体实施方式。

在此记载的具体实施方式/实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。

本发明提供了一种数模混合解码电路100用于检查pie信号和对所述pie信号进行解码并输出解码结果。

请参图2所示，所述pie信号包括delimiter信号、tari信号、trcal信号、rtcal信号、输入指令、data值以及query命令。在本实施方式中，所述pie信号依次包括delimiter信号、tari信号、rtcal信号及trcal信号。其中，所述delimiter信号的长度为12us±5％；所述tari信号的data＝0；所述rtcal信号的范围为2.5tari≤rtcal≤3.0tari；所述trcal信号的范围为1.1tari≤trcal≤3rtcal。

请参图3所示，所述数模混合解码电路100包括积分器1、输出模块2以及分别与所述积分器1和所述输出模块2连接的状态控制器3。

所述积分器1包括：star积分器11、rtcal积分器12、trcal积分器13、tari积分器14、data积分器15以及over积分器16。具体的：

所述star积分器11用于检查输入所述delimiter信号的固定长度。

所述rtcal积分器12用于检查是否输入所述rtcal信号,并进行充电和储存电量。

所述trcal积分器13用于检查是否输入所述trcal信号,并进行充电和储存电量。

所述tari积分器14用于检查是否输入所述tari信号,并进行充电和储存电量。

所述data积分器15用于检查是否具有所述输入指令的结束标志。

所述over积分器16用于检查是否具有所述输入指令的结束标志。

所述star积分器11、所述rtcal积分器12、所述trcal积分器13、所述tari积分器14、所述data积分器15以及所述over积分器16均连接至所述状态控制器3。

在本实施方式中，所述star积分器11、所述rtcal积分器12、所述trcal积分器13、所述tari积分器14、所述data积分器15以及所述over积分器16均包括积分电路10。

请参图4所示，所述积分电路10为模拟电路。具体的，所述积分电路10包括第一晶体管m1、第二晶体管m2以及电容c。所述数模混合解码电路100采用所述积分电路10来替代相关技术的数字计数器，可以减少电路版图的面积，从而使采用所述数模混合解码电路100的芯片面积减少，有利于集成化和减少芯片成本。具体电路为：

所述第一晶体管m1为nmos管。所述第一晶体管m1的漏极连接至参考电流iref的输出端，所述第一晶体管m1的栅极连接至dig1信号端，所述第一晶体管m1的源极分别连接至所述电容c的正极端和所述第二晶体管m2的漏极。所述状态控制器3输出所述dig1信号控制是否对所述电容c进行充电。所述参考电流iref为电流源，为所述电容c充电提供电流。

所述第二晶体管m2为nmos管。所述第二晶体管m2的栅极连接至dig2信号端，所述第二晶体管m2的源极连接至接地gnd。所述状态控制器3输出所述dig2信号控制是否对所述电容c进行充电。

所述电容c积分电容，用于对电流进行积分储存。所述电容c的负极端连接至接地gnd。

所述dig1信号端和所述dig2信号端均用于输出所述pie信号。也就是本所述积分电路10的信号输入端，而且是由所述状态控制器3输出的。

所述输出模块2包括data输出21和query输出22。

所述data输出21用于检查所述pie信号里面的所述data值是否为1或者0。

所述query输出22用于检查所述pie信号的命令是否为所述query命令。

所述状态控制器3用于控制所述积分器1和所述输出模块2，并对解码的状态机进行控制和切换。所述状态控制器3采用所述pie信号作为时钟信号，不需要额外时钟信号，从而降低了所述数模混合解码电路100的功耗。

请同时参图5-6所示，本发明还提供一种解码方法，该解码方法应用于如上所述的数模混合解码电路100，该解码方法包括如下步骤：

解码开始时，所述数模混合解码电路100启动上电复位。

步骤s1:刚开始上电复位信号到来时，所述状态控制器3控制所述积分器1的初始化，解码的所述状态机切换到idle状态。

步骤s2:所述状态控制器3等待状态，即如果所述star积分器11输出为0，则维持步骤s1；直到所述pie信号到来时，所述star积分器11输出1，所述状态机切换到star状态，并进入步骤s3。

步骤s3:所述状态控制器3检测所述tari积分器14数据0，如果所述tari积分器14数据0，则进入步骤s4，反之，则等待所述tari积分器14数据0。

步骤s4:所述状态控制器3的状态机为star状态，所述rtcal积分器12输出0，则进入步骤s1。直到所述pie信号到来时，所述rtcal积分器12输出1，所述状态机切换到rtcal状态，并进入步骤s5。

步骤s5:所述状态控制器3的状态机为rtcal状态。直到所述pie信号到来时，所述trcal积分器13输出1，所述状态机切换到trcal状态，所述query输出22输出1，所述状态机切换到data状态，则所述状态控制器3判断所述pie信号为query命令并进入步骤s6a。如果直到所述pie信号到来时，所述trcal积分器13输出0，所述状态机切换到data状态，所述query输出22输出0，则所述状态控制器3判断所述pie信号为非query命令并进入步骤s6b。

步骤s6a、所述状态控制器3的状态机均为data状态，并分别检测所述pie信号，如所述data积分器15输出为1，则所述data积分器15输出数据1，如所述data积分器15输出为0，则所述data积分器15输出数据0；

步骤s6b、所述状态控制器3的状态机均为data状态，并分别检测所述pie信号，如所述data积分器15输出为1，则所述data积分器15输出数据1，如所述data积分器15输出为0，则所述data积分器15输出数据0；

在步骤s7、直到所述over积分器16输出1，所述状态机切换到idle状态，解码结束。

在本实施方式中，上述的解码方法步骤也是所述数模混合解码电路100的解码工作原理。

请参图7所示，本发明还提供了一种系统架构200，包括天线20和解调器30以及所述数模混合解码电路100。在本实施方式中，所述系统架构200采用所述数模混合解码电路100并应用本发明所述的解码方法，从而使所述系统架构200的电路功耗低且电路版图面积小。

与相关技术相比，本发明的数模混合解码电路、解码方法及系统架构通过所述状态控制器控制所述积分器和所述输出模块，并对解码的状态机进行控制和切换。该电路通过所述状态控制器、所述积分器及所述输出模块控制处理pie信号，不需要额外时钟信号，从而降低了电路的功耗；另外所述积分器来替代相关技术的计数器，节约了电路版图面积。

需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。