专利名称：一种数模转换开关电路的制作方法
技术领域：
本发明涉及集成电路，尤其涉及一种用于基于B⑶工艺(在同一芯片上制作双极管bipolar、CMOS和DMOS器件的单片集成工艺)开发的列驱动电路的数模转换开关电路。
背景技术：
在用于大尺寸TFT-LCD屏的列驱动电路(Source Driver)中，当采用 HV (HighVoltage，高压)CMOS工艺开发时，由于该工艺提供的MOS管的阈值电压大、跨导小、 导通电阻大，因此，对于大负载应用而言，其输出电路的面积会比较大。为了解决上述问题， 业内人士开始利用BCD工艺中的LDMOS器件的跨导大、导通电阻小的特征，基于BCD工艺， 开发用于大尺寸TFT-LCD屏的列驱动电路，从而减小输出电路的面积，缩小列驱动电路的面积。Source Driver中实现数模转换功能的电路的系统框图如图1所示，其中，电平转换电路1’ (Level shifter)可以将低电压域的逻辑信号转换成模拟电压域的逻辑电压，其接收的数字输入信号一般有6bit和Sbit等；正电压D/A转换电路2，(P0S DAC)和负电压D/A转换电路3，(NEG DAC)对应电平转换电路1’具有64个或者1 种模拟输入电压，且电压范围分别为1/2VDDA-VDDA和 0-l/2VDDA(VDDA 为模拟电源)；两个电阻分压阵列4’ (Gamma Voltage array)的电路结构一样，只是对应不同的 D/A转换电路，其输入和输出电压也不一样，当对应正的D/A电路时，电阻分压阵列4’的输入电压范围为l/^VDDA-VDDA，并将在此范围下的64个或者1 个电压，输出给正电压D/A 转换电路2’；当对应负的D/A电路时，电阻分压阵列4’的输入电压范围为0-V2VDDA，并将在此范围下的64个或者1 个电压，输出给负电压D/A转换电路3’ ；两个输出缓冲电路5’(outbuf)的输入电压分别为正电压D/A转换电路2’和负电压D/A转换电路3’输出的模拟电压，且输入电压范围为0. 1V-VDDA-0. IV，经过输出缓冲电路5’缓冲后输出给IXD的TFT屏幕。上述Source Driver的工作原理是，输入的Picture Data/6bit or 8bit(即图像信号/6bit或者8bit的数字信号)经过两个电平转换电路1’分别去控制正电压D/A转换电路2’和负电压D/A转换电路3’的选择开关，从而选择相应的模拟电压输出给输出缓冲电路5’，最后实现液晶屏的驱动。现有技术中，简单的2bit的D/A转换电路的原理图可如图2所示，电压Vl至V4 为模拟输入电压，信号DO、Dl为数字输入信号，当其取四种不同的逻辑电压值时，输出对应四种不同电压。电压DOout和DOoutb的逻辑关系分别与信号DO同相以及反相，电压Dlout 和Dloutb的逻辑关系分别与信号Dl同相以及反相；这种结构对于POS DAC和NEG DAC都适用，只是其中的开关6’的电路结构有所不同。在高压工艺中，Level shifter为普通的电平转换电路，用来实现将低电源域的逻辑电压转换到模拟电源域，从而去控制D/A转换电路中的开关。图2中的电平转换电路1’的电路结构可如图3所示输入信号IN为低电源域的逻辑输入信号，其逻辑高为VDD，逻辑低为GND，输出信号0UT、0UTB分别为高电源域的逻辑输出信号，其中VDD为数字电源，VDDA 为模拟电源，GND为数字地，GNDA为模拟地，且数字地GND和模拟地GNDA的电位为0 ；当输入信号IN = VDD时，输出信号OUT = VDDA ；输出信号OUTB = GNDA ；当输入信号IN = GND 时，输出信号OUT = GNDA ；输出信号OUTB = VDDA。高压工艺下，POS DAC的开关以及NEG DAC的开关分别如图4 (a)、(b)所示，由于 POS DAC的模拟输入电压的范围为1/2VDDA-VDDA，NEG DAC的模拟输入电压为0-1/2VDDA， 所以对于POS DAC的开关仅用PMOS管实现，而NEG DAC的开关仅用NMOS管实现，且这两种开关在导通时，均不会产生大的电阻。在图4(a)、(b)中，信号IN为输入电压信号，OUT为输出电压信号，信号VC为开关控制电压信号，且信号VC即为图3中的输出信号0UT、0UTB ； 在图4(a)中，当信号VC为低电平逻辑时，开关导通，信号OUT =信号IN ；当信号VC为高电平逻辑时，开关关闭，其PMOS管M5’的衬底接VDDA ；在图4(b)中，当信号VC为高电平逻辑时，开关导通，信号OUT =信号IN ；当信号VC为低电平逻辑时，开关关闭，其NMOS管M6’的衬底接GNDA。然而，由于BCD工艺中高压器件的栅源(GQ或者栅衬(GB)耐压小(栅氧层比较薄)，因此，上述基于高压工艺的传统的电平转换电路和开关电路的结构运用在BCD工艺中，就会产生下列问题1、对于电平转换电路而言，在图3中，当输入信号IN为高(即=VDD)时，PMOS管 M4’的栅压为GNDA，此时PMOS管M4’的栅源电压为VDDA，PMOS管M4’会因该栅源电压太高而损坏；当输入信号IN为低(即=GND)时，同理，NMOS管M3’的栅源电压为VDDA，也会损坏。2、对于DAC的开关而言，在图4(a)中，当信号VC为低电平(即=GNDA)时，PMOS 管M5’就会损坏；在图4(b)中，当信号VC为高电平(即=VDDA)时，此NMOS管M6’会损坏；因为不管输入电压为何值，栅和衬底电压均过高为VDDA而损坏开关管。
发明内容
为了解决上述现有技术存在的问题，本发明旨在提供一种数模转换开关电路，以克服BCD工艺中的高压器件栅电压过高而导致的器件损坏的问题，使其能在BCD工艺下正
常工作。本发明所述的一种数模转换开关电路，它包括一正D/A开关支路和一负D/A开关支路，其中，所述正D/A开关支路包括串联的一正电平转换模块和一正开关模块，所述负D/ A开关支路包括串联的一负电平转换模块和一负开关模块，所述正电平转换模块包括第一反相器、依次串联在一外部电源与地之间的第五 MOS管、第三MOS管和第一 MOS管以及第六MOS管、第四MOS管和第二 MOS管，还包括依次串联在所述外部电源与1/2外部电源之间的第七MOS管和第九MOS管以及第八MOS管和第十MOS管，其中，所述第五MOS管的源极和衬底相连至所述外部电源，其栅极与所述第七MOS 管的栅极以及第六MOS管的漏极连接；所述第三MOS管的源极和衬底相连至第五MOS管的漏极和第六、第八MOS管的栅极，其栅极与第四MOS管的栅极相连至所述外部电源；所述第一MOS管的漏极与第三MOS管的漏极连接，其栅极与所述第一反相器的输入端相连，并接收一正逻辑输入信号，其源极和衬底相连至地；第六MOS管的源极和衬底相连至所述外部电源；所述第四MOS管的源极和衬底相连至第六MOS管的漏极；所述第二 MOS管的漏极与第四MOS管的漏极连接，其栅极与所述第一反相器的输出端相连，其源极和衬底相连至地；第七MOS管的源极和衬底相连至所述外部电源；所述第九MOS管的漏极分别与第七MOS 管的漏极、第十MOS管的栅极连接，并输出第二正逻辑输出信号，其源极和衬底相连至所述 1/2外部电源，其栅极与所述第十MOS管的漏极连接，并输出第一正逻辑输出信号；所述第八MOS管的源极和衬底相连至所述外部电源，其漏极与所述第十MOS管的漏极连接；该第十 MOS管的源极和衬底相连至所述1/2外部电源；所述正开关模块包括第一 PMOS管和第一 NMOS管，其中，所述第一 PMOS管的栅极接收所述第一正逻辑输出信号，其源极与所述第一 NMOS管的源极连接，并接收一正输入电压信号，其漏极与所述第一 NMOS管的漏极连接，并输出一正输出电压信号，其衬底与所述外部电源连接；所述第一 NMOS管的衬底与所述1/2外部电源连接，其栅极接收所述第二正逻辑输出信号；所述负电平转换模块包括第二反相器、依次串联在所述1/2外部电源与地之间的第十三MOS管和第i^一 MOS管以及第十四MOS管和第十二 MOS管，其中，所述第十三MOS管的源极和衬底相连至所述1/2外部电源，其栅极与所述第十四MOS管的漏极连接，并输出第一负逻辑输出信号，其漏极与所述第十一 MOS管的漏极连接；该第十一 MOS管的栅极与所述第二反相器的输入端相连，并接收一负逻辑输入信号，其源极和衬底相连至地；所述第十四 MOS管的源极和衬底相连至所述外部电源，其栅极与所述第十三MOS管的漏极连接，并输出第二负逻辑输出信号，其漏极与所述第十二MOS管的漏极连接；该第十二MOS管的栅极与所述第二反相器的输出端相连，其源极和衬底相连至地；所述负开关模块包括第二 PMOS管和第二 NMOS管，其中，所述第二 PMOS管的栅极接收所述第一负逻辑输出信号，其源极与所述第二 NMOS管的源极连接，并接收一负输入电压信号，其漏极与所述第二 NMOS管的漏极连接，并输出一负输出电压信号，其衬底与所述 1/2外部电源连接；所述第二 NMOS管的衬底与地连接，其栅极接收所述第二负逻辑输出信号。在上述的数模转换开关电路中，所述第一、第二 MOS管、第九至第十二 MOS管均为 NMOS管，所述第三至第八MOS管、第十三、第十四MOS管均为PMOS管。由于采用了上述的技术解决方案，本发明通过在正、负开关模块中均采用一个 PMOS管和一个NMOS管，并增加了 1/2外部电源的概念(该电源电压可以通过LD0，即低压差线性稳压器产生)，并假设栅源和栅衬的电压为1/2外部电源时，不会损坏PMOS管或NMOS 管，从而保证POS DAC和NEG DAC的正常工作；另外，针对这种改进的正、负开关模块分别设计结构不同的正、负电平转换模块，并输出两种电源域的开关信号，以向正、负开关模块提供逻辑控制电压，由于正、负电平转换模块和正、负开关模块相对应，因此，正、负电平转换模块的逻辑输出信号的范围为外部电源，从而克服了电平转换模块中的MOS管的栅氧层击穿的问题。
图1是列驱动电路中实现数模转换功能的电路的系统框5
图2是2bit的D/A转换电路的原理图；图3是现有的基于高压工艺的电平转换电路的结构示意图；图4(a)是现有的POS DAC的开关的结构示意图；图4(b)是现有的NEG DAC的开关的结构示意图；图5是本发明一种数模转换开关电路中正D/A开关支路的结构示意图；图6是本发明一种数模转换开关电路中负D/A开关支路的结构示意图；图7是本发明一种数模转换开关电路中正电平转换模块的结构示意图；图8是本发明一种数模转换开关电路中负电平转换模块的结构示意图；图9是本发明一种数模转换开关电路中正开关模块的结构示意图；图10是本发明一种数模转换开关电路中负开关模块的结构示意图。
具体实施例方式下面结合附图，对本发明的具体实施例进行详细说明。请参阅图5至图10，本发明，即一种数模转换开关电路，它包括一正D/A开关支路和一负D/A开关支路，其中，正D/A开关支路包括串联的一正电平转换模块1和一正开关模块2，负D/A开关支路包括串联的一负电平转换模块3和一负开关模块4。正电平转换模块1包括第一反相器INVl和第一至第十MOS管Ml至M10，其中，第五MOS管M5的源极和衬底相连至外部电源VDDA，其栅极与第七MOS管M7的栅极以及第六MOS管M6的漏极连接；第三MOS管M3的源极和衬底相连至第五MOS管M5的漏极以及第六、第八MOS管M6、M8的栅极，其栅极与第四MOS管M4的栅极相连至1/2外部电源1/2VDDA ；第一 MOS管Ml的漏极与第三MOS管M3的漏极连接，其栅极与第一反相器INVl 的输入端相连，并接收一正逻辑输入信号VCINp,其源极和衬底相连至地GNDA ；第六MOS管M6的源极和衬底相连至外部电源VDDA ；第四MOS管M4的源极和衬底相连至第六MOS管M6的漏极；第二 MOS管M2的漏极与第四MOS管M4的漏极连接，其栅极与第一反相器INVl的输出端相连，其源极和衬底相连至地GNDA ；第七MOS管M7的源极和衬底相连至外部电源VDDA ；第九MOS管M9的漏极分别与第七MOS管M7的漏极、第十MOS管MlO的栅极连接，并输出第二正逻辑输出信号OUTBp,其源极和衬底相连至1/2外部电源V2VDDA，其栅极与第十MOS管MlO的漏极连接，并输出第一正逻辑输出信号OUTp ；第八MOS管M8的源极和衬底相连至外部电源VDDA，其漏极与第十MOS管MlO的漏极连接；该第十MOS管MlO的源极和衬底相连至1/2外部电源1/2VDDA。正开关模块2包括第一 PMOS管PMl和第一匪OS管NMl，其中，第一 PMOS管PMl的栅极接收第一正逻辑输出信号OUTp，其源极与第一 NMOS管匪1的源极连接，并接收一正输入电压信号VINp,其漏极与第一 NMOS管匪1的漏极连接，并输出一正输出电压信号P0UT， 其衬底与外部电源VDDA连接；第一 NMOS管匪1的衬底与外部电源V2VDDA连接，其栅极接收第二正逻辑输出信号0UTOP。负电平转换模块3包括第二反相器INV2和第i^一至第十四MOS管Mll至M14，其中，第十三MOS管M13的源极和衬底相连至1/2外部电源1/2VDDA，其栅极与第十四MOS管M14的漏极连接，并输出第一负逻辑输出信号0UTN，其漏极与第十一 MOS管Mll的漏极连接；该第十一 MOS管Mll的栅极与第二反相器INV2的输入端相连，并接收一负逻辑输入信号VCmN，其源极和衬底相连至地GNDA ；第十四MOS管M14的源极和衬底相连至1/2外部电源1/2VDDA，其栅极与第十三 MOS管M13的漏极连接，并输出第二负逻辑输出信号OUTOn,其漏极与第十二 MOS管M12的漏极连接；该第十二 MOS管M12的栅极与第二反相器INV2的输出端相连，其源极和衬底相连至地GNDA。负开关模块4包括第二 PMOS管PM2和第二匪OS管NM2，其中，第二 PMOS管PM2的栅极接收第一负逻辑输出信号0UTN，其源极与第二 NMOS管匪2的源极连接，并接收一负输入电压信号VmN，其漏极与第二 NMOS管匪2的漏极连接，并输出一负输出电压信号N0UT， 其衬底与外部电源V2VDDA连接；第二 NMOS管匪2的衬底与地GNDA连接，其栅极接收第二负逻辑输出信号0UTOn。在本发明中，第一、第二 MOS管Ml、M2、第九至第十二 MOS管M9至M12均为NMOS 管；第三至第八MOS管M3至M8、第十三、第十四MOS管M13、M14均为PMOS管。请参阅图7，在正电平转换模块1中，设正逻辑输入信号VCINp的逻辑高为VDD，逻辑低为GND (即0电位)；当正逻辑输入信号VCINp = VDD时，第一 MOS管Ml管开启，C点电压为0电位(即=GNDA),此时A点电压为1/2VDDA ；同时第二 MOS管M2管关闭，D点与 B点电位一致为VDDA，从而使得第二正逻辑输出信号OUTOp = 1/2VDDA，第一正逻辑输出信号OUTp = VDDA ；在这种情况下，第一至第十MOS管Ml至MlO的栅源电压GS和栅衬电压GB 最高为1/2VDDA，而不会达到VDDA，从而不会损坏MOS管；同理，当正逻辑输入信号VCINp = GND时，第一 MOS管Ml管关闭，C点电位等于A点电位为VDDA，同时第二 MOS管M2管开启， D点电位为GNDA，B点电位为1/2VDDA，从而使得第二正逻辑输出信号OUTOp = VDDA,第一正逻辑输出信号OUTp = 1/2VDDA ；在这种情况下，第一至第十MOS管Ml至MlO的栅源电压GS 和栅衬电压GB最高为1/2VDDA，而不会达到VDDA，从而不会损坏MOS管。请参阅图8和图3，负电平转换模块3的结构与现有的基于高压工艺的电平转换电路的结构相同，仅外部电源的电压从VDDA变成了 1/2VDDA ；当负逻辑输入信号VCI& = VDD 时，第一负逻辑输出信号OUTn = 1/2VDDA，第二负逻辑输出信号OUTOn = GNDA ；当负逻辑输入信号VCmN = GND时，第一负逻辑输出信号OUTn = GNDA，第二负逻辑输出信号OUTOn = 1/2VDDA ；在这种情况下，第十一至第十四MOS管Mll至M14的栅源电压GS和栅衬电压GB 最高为1/2VDDA，而不会达到VDDA，从而不会损坏MOS管。请参阅图9，在正开关模块2中，开启第一 NMOS管匪1的栅电压为VDDA，开启第一 PMOS管PMl的栅电压为1/2VDDA，关闭第一匪OS管匪1的栅电压为1/2VDDA，关闭第一 PMOS 管PMl的栅电压为VDDA。请参阅图10，在负开关模块4中，开启第二 NMOS管匪2的栅电压为1/2VDDA，开启第二 PMOS管PM2的栅电压为GNDA(0电位)，关闭第二匪OS管匪2的栅电压为GNDA(0电位)，关闭第二 PMOS管PM2的栅电压为1/2VDDA。请参阅图5，由正电平转换模块1的第一、第二正逻辑输出信号0UTP、0UTOP向正开关模块2提供相应的第一、第二逻辑控制电压VC、VCB,且其电压范围为1/2VDDA-VDDA ；当正逻辑输入信号VCINp = 1/2VDDA时，第二逻辑控制电压VCB = VDDA，此时正输出电压信号POUT =正输入电压信号VINp,正开关模块2导通；当正逻辑输入信号VCINp = VDDA时，第二逻辑控制电压VCB = 1/2VDDA，此时正开关模块2关闭；在上述各种情况下均不会使开关管损坏。请参阅图6，由负电平转换模块3的第一、第二负逻辑输出信号0UTn、0UTOn向负开关模块4提供相应的第一、第二逻辑控制电压VC、VCB，且其电压范围为0-1/2VDDA ；当负逻辑输入信号VCmN = GNDA时，第二逻辑控制电压VCB = 1/2VDDA,此时负输出电压信号NOUT =负输入电压信号VmN，负开关模块4导通；当负逻辑输入信号vcmN = 1/2VDDA时，第二逻辑控制电压VCB = GNDA，此时负开关模块4关闭；在上述各种情况下均不会使开关管损坏。综上所述，本发明通过变换D/A转换电路中的开关模块的栅级电压，从而来避免在BCD工艺下，由于栅源、栅衬电压太大而导致的栅氧层击穿问题。本发明可以广泛适用到其他位数的D/A转换电路中。以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范围。
权利要求
1.一种数模转换开关电路，它包括一正D/A开关支路和一负D/A开关支路，其中，所述正D/A开关支路包括串联的一正电平转换模块和一正开关模块，所述负D/A开关支路包括串联的一负电平转换模块和一负开关模块，其特征在于，所述正电平转换模块包括第一反相器、依次串联在一外部电源与地之间的第五MOS 管、第三MOS管和第一 MOS管以及第六MOS管、第四MOS管和第二 MOS管，还包括依次串联在所述外部电源与1/2外部电源之间的第七MOS管和第九MOS管以及第八MOS管和第十MOS 管，其中，所述第五MOS管的源极和衬底相连至所述外部电源，其栅极与所述第七MOS管的栅极以及第六MOS管的漏极连接；所述第三MOS管的源极和衬底相连至第五MOS管的漏极和第六、第八MOS管的栅极，其栅极与第四MOS管的栅极相连至所述外部电源；所述第一 MOS管的漏极与第三MOS管的漏极连接，其栅极与所述第一反相器的输入端相连，并接收一正逻辑输入信号，其源极和衬底相连至地；第六MOS管的源极和衬底相连至所述外部电源；所述第四MOS管的源极和衬底相连至第六MOS管的漏极；所述第二MOS管的漏极与第四 MOS管的漏极连接，其栅极与所述第一反相器的输出端相连，其源极和衬底相连至地；第七 MOS管的源极和衬底相连至所述外部电源；所述第九MOS管的漏极分别与第七MOS管的漏极、第十MOS管的栅极连接，并输出第二正逻辑输出信号，其源极和衬底相连至所述1/2外部电源，其栅极与所述第十MOS管的漏极连接，并输出第一正逻辑输出信号；所述第八MOS 管的源极和衬底相连至所述外部电源，其漏极与所述第十MOS管的漏极连接；该第十MOS管的源极和衬底相连至所述1/2外部电源；所述正开关模块包括第一 PMOS管和第一 NMOS管，其中，所述第一 PMOS管的栅极接收所述第一正逻辑输出信号，其源极与所述第一 NMOS管的源极连接，并接收一正输入电压信号，其漏极与所述第一 NMOS管的漏极连接，并输出一正输出电压信号，其衬底与所述外部电源连接；所述第一 NMOS管的衬底与所述1/2外部电源连接，其栅极接收所述第二正逻辑输出信号；所述负电平转换模块包括第二反相器、依次串联在所述1/2外部电源与地之间的第十三MOS管和第i^一 MOS管以及第十四MOS管和第十二 MOS管，其中，所述第十三MOS管的源极和衬底相连至所述外部电源，其栅极与所述第十四MOS管的漏极连接，并输出第一负逻辑输出信号，其漏极与所述第十一 MOS管的漏极连接；该第十一 MOS管的栅极与所述第二反相器的输入端相连，并接收一负逻辑输入信号，其源极和衬底相连至地；所述第十四 MOS管的源极和衬底相连至所述外部电源，其栅极与所述第十三MOS管的漏极连接，并输出第二负逻辑输出信号，其漏极与所述第十二MOS管的漏极连接；该第十二MOS管的栅极与所述第二反相器的输出端相连，其源极和衬底相连至地；所述负开关模块包括第二 PMOS管和第二 NMOS管，其中，所述第二 PMOS管的栅极接收所述第一负逻辑输出信号，其源极与所述第二 NMOS管的源极连接，并接收一负输入电压信号，其漏极与所述第二 NMOS管的漏极连接，并输出一负输出电压信号，其衬底与所述1/2外部电源连接；所述第二 NMOS管的衬底与地连接，其栅极接收所述第二负逻辑输出信号。
2.根据权利要求1所述的数模转换开关电路，其特征在于，所述第一、第二MOS管、第九至第十二 MOS管均为NMOS管，所述第三至第八MOS管、第十三、第十四MOS管均为PMOS管。
全文摘要
本发明涉及一种数模转换开关电路，它包括一正D/A开关支路和一负D/A开关支路，其中，所述正D/A开关支路包括串联的一正电平转换模块和一正开关模块，所述负D/A开关支路包括串联的一负电平转换模块和一负开关模块。本发明通过变换D/A转换电路中的开关模块的栅级电压，从而来避免在BCD工艺下，由于栅源、栅衬电压太大而导致的栅氧层击穿问题。本发明可以广泛适用到其他位数的D/A转换电路中。
文档编号H03M1/66GK102545903SQ20101060245
公开日2012年7月4日 申请日期2010年12月23日 优先权日2010年12月23日
发明者丁学欣, 吴大军, 张亮, 张建玲, 李冠林, 覃正才, 赵晶文, 陈良生, 黄辉 申请人:上海贝岭股份有限公司