一种数字故障录波装置内部插件间多通道高速通讯的方法与流程

本发明涉及电力系统数字故障录波装置领域，特别涉及到数字故障录波装置内部插件间的通讯应如何设计才能使得通讯速度更高、通讯通道更多和占用资源更少。

背景技术：

如图1所示，数字故障录波装置要连接若干网络信号。这些网络信号来自合并单元（mu）或来自变电站的网络交换机。数字故障录波装置在个别情况下可能还要与特殊设备交换少量的数据。数字故障录波装置由多块数据采集插件、1块数据处理插件和1个管理单元组成。数据采集插件采集上述网络信号，可能在个别情况下还要初步处理其它个别信号。数据处理插件完成对来自数据采集插件的信息进行分类和提取等等处理功能。数据采集插件通常内含可编程逻辑芯片，这样与路数较多的网络信号接口更容易。数据处理插件一般也含可编程逻辑芯片。数据处理插件与多块数据采集插件进行通讯。来自mu的每个网络信号内含模拟量值(sv),网速是每秒1百兆位。来自网络交换机的每个网络信号内含开关量（goose）、模拟量值(sv)或其它数字信号,网速是每秒1百兆位或每秒1千兆位。这里的千兆网络信号网速是指每帧内的平均网速，但考虑目前用户对数字故障录波装置的要求，每帧之间可能有空隙，每秒内的平均网速实际上不大于每秒4百兆位。目前对数字故障录波装置的最大配置来说，需要连接的合并单元（mu）个数不少于24台，经挑选的采样值（sv）通道数不少于128路,开关量（goose）控制块不少于64个，经挑选的开关量信号不少于512路，接入的总网络数据量大于每秒4百兆位。因为需要采集的网络信号总路数比较多、信息速度比较快和数据总量比较大，因此需要多块数据采集插件，对数据处理插件与多块数据采集插件之间的通讯要求比较高。

数据处理插件与多块数据采集插件之间的通讯可选择并行接口、pcie接口、usb接口和以太网接口等。因为cpu和可编程逻辑芯片通常没有数量较多、性能较高的usb接口，因此很少选用采用usb接口。

技术实现要素：

本发明的目的是，为数据处理插件与多块数据采集插件之间的通讯提供一种方法，使通讯速度比较快、通讯通道数比较多和通讯数据总量比较大，并且配置比较灵活、占用资源比较少和成本比较低。

如图2所示，本发明采用的技术方案如下。数据采集插件为1-4块，每个数据采集插件连接2-8个百兆位网络信号、1-2个千兆位网络信号或少量的特殊信号,数据总量不超过每秒2千兆位。这样设计的优点是，设计的每块数据处理插件和多块数据采集插件面积和接线端子大小合适，可以把数据处理插件与多块数据采集插件放用一个机箱内，降低了成本；生产时灵活配置不同块数的数据采集插件和不同配置的网络信号，即满足了最大配置时数字故障录波装置的要求，又降低了较小配置时数字故障录波装置的成本。

数据处理插件与多块数据采集插件之间的各通道通讯都为一对一连接的主从方式通讯。各通道高速差分信号都是blvds总线型差分信号，可以双向传输，有三态、输入和输出三种状态，最高速达每秒500兆位。这里的差分信号采用总线型，优点是同一对差分信号即可以发送一帧信息又可以随后接收反馈信息，减少了装置的差分信号总数。最高速设计为每秒500兆位，选用价格低的cyclone型fpga就可做到。每颗cyclone型fpga可以有几十对每秒500兆位通讯速度的blvds差分信号，fpga工作时钟也可达500兆赫兹。这里采用一对一而不是一对多的连接方式，解决了波阻抗不易匹配的难点，降低了高速信号传输对制造工艺的要求。这里采用主从方式通讯，使得位同步、字节同步和帧同步编程简化，减少了占用的fpga资源。

数据处理插件与多块数据采集插件之间的各通道通讯，采用以一问一答的通讯方式传送数据和反馈信息。数据和反馈信息都采用抗干扰编码、内含扰码编解码和时钟同步信息，发现传送错误则丢弃且随后重复传送同一帧。这样设计就无需传送同步时钟信号的额外通道，只需由通讯两端的fpga各自从通道信息中提取同步时钟信号，减少了数据处理插件与数据采集插件之间的通道数量或者减少了fpga的pll模块数量。

可以根据数字故障录波装置配置的不同选择不同配置的数据采集插件。有的数据采集插件配置8路百兆位网络接口，有的数据采集插件配置2路千位网络接口，或其它配置。同样，可以选择不同配置的数据处理插件。有的数据处理插件配置4对blvds，有的配置20对blvds，或其它配置。这样灵活配置的目的是，即满足了数字故障录波装置要求，又提高了性价比。

每块数据采集插件都采用了一颗cyclone型fpga。此fpga完成采集网络信号功能、与数据处理插件通讯的功能和其它少量特殊信号处理的功能。此fpga还能够完成智能控制的功能。此fpga能记录网络信息到达的时间，误差小于100纳秒。fpga内部有用来保存数帧数据的高速ram，可以作为与数据处理插件交换每帧数据之前的缓存。因为选择了这样的fpga，就无需采用cpu芯片和大容量ram芯片，因而降低了成本。

数据处理插件采用了一颗功能较强的cyclone型fpga。此fpga完成与数据采集插件通讯的功能和其它大量与前述通讯无关的工作。fpga内部有足够容量的高速ram，作为数据处理插件通讯数据的缓存，还有其它用途。数据采集插件还使用了cpu芯片、大容量ram芯片和其它重要芯片，以完成其它功能。

本发明与采用并行接口通讯相比的优势是：通讯速度快得多、通讯连线根数少得多、通讯距离长得多，能满足数字故障录波装置的最大配置，减少了各插件的体积和降低了对制造工艺的要求。

本发明与采用pcie接口通讯相比的优势是：采用pcie接口时需要在数据处理插件与数据采集插件中都采用贵得多、不常用的可编程逻辑芯片；此芯片必须带有足够多路的pcie接口；因而采用pcie接口时采购会比较困难，增加的成本会显著。

本发明与采用以太网接口通讯相比的优势是：采用以太网接口时需要在数据处理插件与数据采集插件中使用网络接口芯片，因而占用较多的资源和较大的布置空间；这不如采用blvds时除需要几个电阻之外可以信号直接相连，因而增加了各插件的体积和成本。采用以太网接口时的优点是通讯距离明显较长，可以使用在不同箱体之间的通讯。本发明把数据处理插件与所有数据采集插件设计在一个箱体内，即减少了装置体积和成本，又解决通讯距离方面的问题。

本发明与现有技术相比的优势有：

(1).数据处理插件与所有数据采集插件在一个箱体内，减少了装置体积和成本；

(2).数据处理插件和每块数据处理插件都只有一颗可编程逻辑芯片，通讯占用资源少，体积小；

(3).通讯采用的每对blvds信号，最高通讯速度达每秒500兆位，可以双向传输；

(4).数据处理插件都有4-32个高速差分信号通道,数据采集插件为1-4块，每块数据采集插件都有1-8个高速差分信号通道。这样设计则插件面积和接线端子大小合适，配置灵活，减少了成本。各插件功能的划分较适当，当需要对插件做小修改时不影响其它部分，版本升级较容易；

(5).数据处理插件与多块数据采集插件之间采用高速差分信号进行一对一主从方式通讯，通讯信息都采用抗干扰编码、内含扰码编解码和时钟同步信息。无需传送同步时钟信号的额外通道。减少了通讯通道总数或者fpga的pll模块数量；

(6).选用较常用芯片，采购渠道有保证，一般不用预定，减少了成本；

(7).故障录波装置结构较紧凑，体积较小，减少了成本。

附图说明

图1是数字故障录波装置连接网络信号的示意图。

图2是本发明数字故障录波装置的组成框图。

图3是本发明数据处理插件和数据处理插件之间通讯方法实施例的框图。

具体实施例

如图3所示，故障录波装置配置为记录24路百兆网络信号和2路千兆网络信号。

因为需要记录网络信号总数多、信息总量大，故配置4块数据采集插件。前3块数据采集插件都配置8路百兆网络信号，第4块数据采集插件配置2路千兆网络信号。

前3块数据采集插件设计相同。每块数据采集插件设计有4对blvds，理论最高速共每秒2兆位。考虑编码效率和应答等情况，实际通讯速度共每秒1.2兆位。第4块数据采集插件设计有8对blvds，理论最高速共每秒4兆位。考虑编码效率和应答等情况实际通讯速度共每秒2.4兆位。

数据采集插件的fpga芯片都为ep4ce6f17，内含最多66对blvds、6272个le、2个pll块和270k位高速ram。高速ram可暂存16帧网络数据。这些数据需及时发送到数据处理插件以永久保存。如果数据采集插件中要暂存1毫秒的网络数据，就需要约1兆字节的高速ram，所以本发明没有这样设计。

数据处理插件的fpga芯片为ep4cgx22cf19，内含最多64对blvds、21180个le、4个pll块、756k位高速ram和一个pcie硬核。高速ram可缓存42帧网络数据，这些网络数据需被及时被处理、保存到大容量ddr和硬盘等中。数据处理插件在本实施例中使用了20对blvds。

fpga芯片主频125m赫兹、250m赫兹和500m赫兹等。125m赫兹的主频使用最多。500m赫兹的主频只主要使用在1个le块的范围内。实测表明所选fpga的blvds能在通讯速度为每秒500m位时正确传输数据。