三值忆感器的电路模型的制作方法

本发明属于电路设计技术领域，涉及一种三值忆感器的电路模型，具体涉及一种物理可实现、具有忆感器指纹特性的忆感器等效电路模型。

背景技术：

忆感器是继忆阻器之后提出的又一类具有记忆特性的非线性电路元器件。与忆阻器类似，此类记忆器件不需外部电源就有记忆信息的功能，其所具有的独特记忆特性、硬开关特性和动态存储能力等，使其在医学、生物科学、微电子、神经网络以及非遗失性存储、学习、适用和自发行为的仿真等领域有着潜在的应用。相对忆阻器而言，忆感器的研究还比较少，还未实现真实的忆感器器件，目前的研究处于对其特性的模拟阶段，虽然已报道了几种忆感器建模，但其数学模型和电路模型还不够完善。

目前，大多数忆感器模型都只停留在理论分析与仿真验证阶段，而很少有硬件电路构成的等效电路，已有的模型或结构复杂，在实际应用中难以实现；或误差较大，难以精确模拟实际忆感器的特性。此外，相较于连续忆感器，三值及多值忆感器的研究需求越来越大。因此，构建一个新的三值忆感器的数学模型及等效电路模型对新型存储器电路、混沌振荡器电路设计与控制以及诸多其他领域的研究具有重要的意义。

技术实现要素：

针对现有技术的上述不足，本发明提出了一种新的三值忆感器等效电路模型。

本发明解决技术问题所采取的技术方案如下：包括负的磁通项产生电路，磁通项产生电路，磁通量积分ρ项产生电路，负的磁通量积分-ρ项产生电路，ρ+0.25项产生电路，ρ-0.25项产生电路，饱和输出电压usat1项产生电路，饱和输出电压usat2项产生电路，-0.04sgn(ρ+0.25)项产生电路，0.025sgn(ρ-0.25)项产生电路，项产生电路，0.1i(t)项产生电路，-i(t)项产生电路，i(t)项产生电路。

负的磁通项产生电路由集成运算放大器芯片u1中的放大器1、电阻r1、电容c1和激励电压u(t)构成，激励电压u(t)加至项产生电路，由集成运算放大器芯片u1中的放大器1，通过积分运算实现的输出。

磁通量积分ρ项产生电路由集成运算放大器芯片u1中的放大器2、电阻r2和电容c2构成，加至磁通量积分ρ项产生电路，由集成运算放大器芯片u1中的放大器2，通过积分运算实现的ρ的输出。

负的磁通量积分-ρ项产生电路由集成运算放大器芯片u1中的放大器3、电阻r3和r4构成，磁通量积分ρ加至负的磁通量积分-ρ项产生电路，由集成运算放大器芯片u1中的放大器3，通过反相比例运算实现-ρ的输出。

磁通量项产生电路由集成运算放大器芯片u1中的放大器4、电阻r5和r6构成，负的磁通量加至磁通量项产生电路，由集成运算放大器芯片u1中的放大器4，通过反相比例运算实现的输出。

ρ+0.25项产生电路由集成运算放大器芯片u2中的放大器1、电阻r7、r8、r9和-0.25v电压构成，-ρ和-0.25v电压加至ρ+0.25项产生电路，由集成运算放大器芯片u2中的放大器1，通过反相比例求和运算实现ρ+0.25的输出。

ρ-0.25项产生电路由集成运算放大器芯片u2中的放大器2、电阻r10、r11、r12和0.25v电压构成，-ρ和+0.25v电压加至ρ-0.25项产生电路，由集成运算放大器芯片u2中的放大器2，通过反相比例求和运算实现ρ-0.25的输出。

饱和输出电压usat1项产生电路由电压比较器芯片u3的比较器1和电阻r17构成，将ρ+0.25项加至饱和输出电压usat1项产生电路，由电压比较器芯片u3的比较器1，通过比较运算实现usat1的输出。

饱和输出电压usat2项产生电路由电压比较器芯片u3的比较器2和电阻r18构成，将ρ-0.25项加至饱和输出电压usat2项产生电路，由电压比较器芯片u3的比较器2，通过比较运算实现usat2的输出。

-0.04sgn(ρ+0.25)项产生电路由集成运算放大器u2芯片中的放大器3、电阻r13和r14构成，将usat1加至项产生电路，由集成运算放大器芯片u2中的放大器3，通过反相比例运算实现-0.04sgn(ρ+0.25)的输出。

0.025sgn(ρ-0.25)项产生电路由集成运算放大器芯片u2中的放大器4、电阻r15和r16构成，将usat2加至项产生电路，由集成运算放大器芯片u2中的放大器4，通过反相比例运算实现0.025sgn(ρ-0.25)的输出。

l^-1(ρ)项产生电路由集成运算放大器芯片u4中的放大器1、电阻r19、r20、r21和r22构成，将-0.04sgn(ρ+0.25)项、0.025sgn(ρ-0.25)项和-0.025v加至l^-1(ρ)项产生电路，由集成运算放大器芯片u4中的放大器1，通过反相比例运算实现的l^-1(ρ)输出。

0.1i(t)项产生电路由乘法器u5构成，将l^-1(ρ)项和磁通量加至0.1i(t)项产生电路，通过乘法器u5的乘法运算，实现0.1i(t)的输出。

-i(t)项产生电路由集成运算放大器芯片u4中的放大器2、电阻r23和r24构成，将0.1i(t)项加至-i(t)项产生电路，由集成运算放大器芯片u4中的放大器2，通过反相比例运算实现-i(t)的输出。

i(t)项产生电路由集成运算放大器芯片u4中的放大器3、电阻r25和r26构成，将-i(t)项加至i(t)项产生电路，由集成运算放大器芯片u4中的放大器3，通过反相比例运算实现i(t)的输出。

优选的，所述的一种三值忆感器电路，包括集成运算放大器u1、集成运算放大器u2、电压比较器u3、集成运算放大器u4、乘法器u5、二十六个电阻、两个电容。所述的集成运算放大器u1、u2和u4采用lf347，电压比较器u3采用lm393，乘法器u5采用ad633an。

所述的集成运算放大器u1的第1引脚与第一电容c1的一端相连；第2引脚与第一电容c1的另一端和第一电阻r1的一端相连，第一电阻r1的另一端与激励电压u(t)相连；集成运算放大器u1第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第二电阻r2的一端和第二电容c2的一端相连，第二电阻r2的另一端与u1的第1引脚相连；第7引脚与第二电容c2的另一端相连；第8引脚与第三电阻r3的一端相连；集成运算放大器u1的第9引脚与第三电阻r3的另一端、第四电阻r4的一端相连，第四电阻r4的另一端与u1的第7引脚相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第五电阻r5的一端、第六电阻r6的一端相连，第六电阻r6的另一端与u1的第1引脚相连；第14引脚与第五电阻r5的另一端相连。

所述的集成运算放大器u2的第1引脚与第七电阻r7的一端相连；第2引脚与第七电阻r7的另一端、第八电阻r8的一端、第九电阻r9的一端相连，第八电阻r8的另一端与集成运算放大器u1的第8引脚相连，第九电阻r9的另一端与-0.25v电压相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第十电阻r10的一端、第十一电阻r11的一端、第十二电阻r12的一端相连，第十电阻r10的另一端与集成运算放大器u1的第8引脚相连，第十一电阻r11的另一端与0.25v电压相连；第7引脚与第十二电阻r12的另一端相连；第8引脚与第十三电阻r13的一端相连；第9引脚与第十三电阻r13的另一端、第十四电阻r14的一端相连，第十四电阻r14的另一端与第十七电阻r17的一端相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第十五电阻r15的一端、第十六电阻r16的一端相连，第十五电阻r15的另一端与第十八电阻r18的一端相连；第14引脚与第十六电阻r16的另一端相连。

所述的电压比较器u3的第1引脚与第十七电阻r17的一端相连；第2引脚接地；第3引脚与集成运算放大器u2的第1引脚相连；第4引脚接负15伏电源；第5引脚接地；第6引脚与集成运算放大器u2的第7引脚相连；第7引脚与第十八电阻r18的一端相连；第8引脚与正15伏电源、第十七电阻r17的另一端、第十八电阻r18的另一端相连。

所述的集成运算放大器u4的第一引脚与第二十二电阻r22的一端相连；第2引脚与第十九电阻r19的一端、第二十电阻r20的一端、第二十一电阻r21的一端、第二十二电阻r22的另一端相连，第十九电阻r19的另一端与集成运算放大器u2的第8引脚相连，第二十电阻r20的另一端与集成运算放大器u2的第14引脚相连，第二十一电阻r21的另一端与-0.025v电压相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第二十三电阻r23的一端、第二十四电阻r24的一端相连，第二十三电阻r23的另一端与乘法器u5的第7引脚相连；第7引脚与第二十四电阻r24的另一端相连；第8引脚与第二十五电阻r25的一端相连；第9引脚与第二十五电阻r25的另一端、第二十六电阻r26的一端相连，第二十六电阻r26的另一端与第7引脚相连；第10引脚接地；第11引脚接负15伏电源。

所述的乘法器u5的第1引脚与集成运算放大器u4的第1引脚相连；第2引脚接地；第3引脚与集成运算放大器u1的第14引脚相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与第二十三电阻r23的另一端相连；第8引脚接正15伏电源。

本发明设计了一种具有物理可实现性以及丰富的忆感器指纹特性的三值忆感器电路模型，该模型含有3个集成运算放大器芯片、1个电压比较器芯片、1个乘法器，结构清晰简单、易于实现。该电路模型可用于三值忆感器电路的实验以及应用，在高密度非易失性存储器、人工神经网络电路以及混沌振荡器电路等诸多领域中的应用研究具有重要意义。

附图说明

图1是本发明的等效电路框图。

图2是本发明模拟等效电路原理图。

具体实施方式

下面结合附图对本发明优选实施例作详细说明。

本发明设计了一种三值忆感器电路模型，其利用模拟电路实现忆感器模型的三种感值状态。本发明利用集成运算放大器、电压比较器和模拟乘法器电路实现忆感器特性中的相应运算，其中，集成运算放大器主要用于实现电压和磁通量的积分运算、比例运算、反相求和运算。电压比较器用于实现电压大小的比较。模拟乘法器用于实现磁通量与l^-1(ρ)的乘积运算。

本发明的理论出发点是得到一个分段线性函数描述的磁控忆感器模型的数学表达式：

q(ρ)＝-0.00375+0.025ρ+0.04|ρ+0.25|-0.025|ρ-0.25|

在上式两边对时间进行微分，可得

其中l^-1(ρ)为磁控忆感l(ρ)的倒数，即

如图1所示，本实例对三值忆感器模拟等效电路包括集成运算放大器芯片u1、集成运算放大器芯片u2、电压比较器u3、集成运算放大器芯片u4、乘法器u5。激励电压u(t)经过集成运算放大器芯片u1得到负的磁通量变量经过集成运算放大器u1得到变量ρ，变量经过集成运算放大器u1得到变量变量ρ经过集成运算放大器u1得到变量-ρ，变量-ρ和-0.25v电压经过集成运算放大器芯片u2得到变量ρ+0.25。变量-ρ和0.25v电压经过集成运算放大器芯片u2得到变量ρ-0.25。变量ρ+0.25通过电压比较器u3得到饱和输出电压usat1。变量ρ-0.25通过电压比较器u3得到饱和输出电压usat2。变量usat1经过集成运算放大器芯片u2得到变量0.04sgn(ρ+0.25)。变量usat2通过集成运算放大器芯片u2得到变量-0.025sgn(ρ-0.25)。变量0.04sgn(ρ+0.25)、-0.025sgn(ρ-0.25)和-0.025v电压通过集成运算放大器芯片u5得到忆感值的倒数l^-1(ρ)。忆感值的倒数l^-1(ρ)和磁通量通过乘法器u5得到变量0.1i(t)。变量0.1i(t)通过集成运算放大器芯片u4得到变量-i(t)。变量-i(t)通过集成运算放大器芯片u4得到变量i(t)。最后通过示波器观察磁通量和电流i(t)的特征曲线的关系。集成运算放大器芯片u1主要实现积分运算、反相比例运算；集成运算放大器芯片u2主要实现反相比例运算和反相求和运算；电压比较器u3实现电压大小的比较；集成运算放大器芯片u4主要实现反相比例运算和反相求和运算；乘法器u5实现两信号的相乘运算。u1、u2、u4采用lf347，u3采用lm393,u5采用ad633，lf347、lm393和ad633均为现有技术。

如图2所示，集成运算放大器芯片u1内集成4个运算放大器，其中第1、2、3引脚对应的运算放大器与电阻r1和电容c1构成积分运算电路，用于实现对激励电压u(t)的积分，即u1引脚1的电压为：

集成运算放大器芯片u1的第5、6、7引脚对应的运算放大器与电阻r2和电容c2构成积分运算电路，用于实现对负的磁通量的积分，其中电容c2的初始电压为-0.4v，即u1引脚7的电压为：

集成运算放大器u1的第8、9、10引脚对应的运算放大器与电阻r3、r4构成反相比例运算电路，用于实现对ρ的反相运算，即u1引脚8的电压为：

集成运算放大器u1的第12、13、14引脚对应的运算放大器与电阻r5、r6构成反相比例运算电路，用于实现对负的磁通量的反相运算，即u1引脚14的电压为：

集成运算放大器u2的第1、2、3引脚对应的运算放大器与电阻r7、r8、r9构成反相比例求和运算电路，用于实现对-ρ和-0.25v电压的反相求和，即u2引脚1的电压为：

集成运算放大器u2的第5、6、7引脚对应的运算放大器与电阻r10、r11、r12构成反相比例求和运算电路，用于-ρ和+0.25v电压的反相求和，即u1引脚7的电压为：

电压比较器u3的第1、2、3引脚对应的电压比较器与电阻r17构成的电压比较电路，用于实现对u5＝ρ+0.25和参考接地电压的比较。

即u3引脚1的电压为：

u7＝usat1

电压比较器u3的第5、6、7引脚对应的电压比较器与电阻r18构成的电压比较电路，用于实现对u6＝ρ-0.25和参考接地电压的比较。

即u3引脚7的电压为：

u8＝usat2

集成运算放大器u2的第8、9、10引脚对应的运算放大器与电阻r13、r14构成反相比例运算电路，用于实现对usat1的反相比例运算，即u1引脚8的电压为：

集成运算放大器u2的第12、13、14引脚对应的运算放大器与电阻r15、r16构成反相比例运算电路，用于实现对usat2的反相比例运算，即u2引脚14的电压为：

集成运算放大器u4的第1、2、3引脚对应的运算放大器与电阻r19、r20、r21、r22构成反相求和运算电路，用于实现对u9＝-0.04sgn(ρ+0.25)、u10＝0.025sgn(ρ-0.25)和-0.025v电压的反相求和，得到忆感值的倒数l^-1(ρ)，即u4引脚1的电压为：

乘法器u5的型号为ad633，用以实现磁通量和忆感值的倒数l^-1(ρ)的乘积运算，即u5输出端w引脚的电压为：

集成运算放大器u4的第5、6、7引脚对应的运算放大器与电阻r23、r24构成反相比例运算电路，用于实现对0.1i(t)的反相比例运算，即u4引脚7的电压为：

集成运算放大器u4的第8、9、10引脚对应的运算放大器与电阻r25、r26构成反相比例运算电路，用于实现对-i(t)的反相比例运算，即u4引脚8的电压为：

集成运算放大器u1的第1引脚与第一电容c1的一端相连，并作为负的磁通量的输出端；第2引脚第一电容c1的另一端与第一电阻r1的一端连接，第一电阻r1的另一端与激励电压u(t)连接；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第二电阻r2的一端、第二电容c2的一端相连，第二电阻r2的另一端与第1引脚相连；第7引脚与第二电容c2的另一端相连，并作为磁通量积分ρ的输出端；第8引脚与第三电阻r3的一端相连，并作为-ρ的输出端；第9引脚与第三电阻r3的另一端、第四电阻r4的两端相连。第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第五电阻r5的一端、第六电阻r6的一端相连；第14引脚与第五电阻r5的另一端相连，并作为磁通量的输出端。

集成运算放大器u2的第1引脚与第七电阻r7的一端相连，并作为ρ+0.25的输出端；第2引脚与第七电阻r7的另一端、第八电阻r8的一端、第九电阻r9的一端相连，第九电阻r9的另一端与-0.25v电压相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第十电阻r10的一端、第十一电阻r11的一端、第十二电阻r12的一端相连；第十一电阻r11的另一端与+0.25v电压相连；第7引脚与第十二电阻r12的另一端相连，并作为ρ-0.25的输出端；第8引脚与第十三电阻r13的一端相连，并作为-0.04sgn(ρ+0.25)的输出端；第9引脚与第十三电阻r13的另一端、第十四电阻r14的一端相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第十五电阻r15的一端、第十六电阻r16的一端相连；第14引脚与第十六电阻r16的另一端相连，并作为0.025sgn(ρ-0.25)的输出端。

电压比较器u3的第1引脚与第十四电阻r14的另一端、第十七电阻r17的一端相连，并作为usat1的输出端；第2引脚接地；第3引脚与集成运算放大器u2的第1引脚相连；第4引脚接负15伏电源；第5引脚接地；第6引脚与集成运算放大器u2的第7引脚相连；第7引脚与第十五电阻r15的另一端、第十八电阻r18的一端相连，并作为usat2的输出端；第8引脚与第十七电阻r17的另一端、第十八电阻r18的另一端、正15伏电源相连。

集成运算放大器u4的引脚1与第二十二电阻r22的一端连接，并作为l^-1(ρ)的输出端；第2引脚与第十九电阻r19的一端、第二十电阻r20的一端、第二十一电阻r21的一端、第二十二电阻r22的另一端相连，第十九电阻r19的另一端与集成运算放大器u2的第8引脚相连，第二十电阻r20的另一端与集成运算放大器u2的第14引脚相连，第二十一电阻r21的另一端与-0.025v电压相连；第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第二十三电阻r23的一端、第二十四电阻r24的一端相连；第7引脚与第二十四电阻r24的另一端连接，并作为-i(t)的输出端；第8引脚与第二十五电阻r25的一端连接，并作为i(t)的输出端；第9引脚与第二十五电阻r25的另一端、第二十六电阻r26的一端相连；第10引脚接地；第11引脚接负15伏电源。

乘法器u5的第1引脚与集成运算放大器u4的第1引脚相连；第2引脚接地；第3引脚与磁通量相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚作为0.1i(t)的输出端；第8引脚接正15伏电源。

本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。