三值忆阻器的电路模型的制作方法

本发明属于电路设计技术领域，涉及一种三值忆阻器的电路模型，具体涉及一种物理可实现、具有忆阻器指纹特性的忆阻器等效电路模型。

背景技术：

1971年，加州大学伯克利分校的蔡少棠教授从电路理论完备性角度出发，预测了除电阻、电容和电感之外，还存在着第四种遗失的无源基本电路元件，表征电荷和磁通量之间的关系，并将其命名为忆阻器。忆阻器是一种非线性电阻，器件的电阻值能够随输入电流或电压的历史而发生变化，也就是说，能够通过电阻值的变化记忆流经的电荷或者磁通。

近来研究表明，相对于连续忆阻器和二值忆阻器而言，多值忆阻器的研究需求越来越大。尽管，目前我们在应用中使用较多的主要是二值逻辑，但从信号的传输和存储角度来看，二值信号是信息量最少得一种信号形式。显然使用三值信号(0,1,2或-1,0,1)可以提高传输信号线与集成电路信息密度与处理信息能力。而阻碍多值逻辑发展进程的本质原因是缺乏与二值器件如mos管等相对应的三值或多值物理器件。因此，多值忆阻器的提出，有望解决多值逻辑研究受到制约的本质问题。因此构建一个新的三值忆阻器的数学模型及等效电路模型对数字逻辑电路、混沌电路设计与控制以及诸多其他领域的研究具有重要的意义。

技术实现要素：

针对现有技术的不足，本发明提出了一种新的三值忆阻器等效电路模型。

本发明解决技术问题所采取的技术方案如下：包括负的磁通项产生电路，项产生电路，项产生电路，-0.04sgn项产生电路，项产生电路，项产生电路，电流i(t)产生电路。

负的磁通项产生电路由集成运算放大器芯片u1中的放大器1、电阻r1、电容c1和激励电压u(t)构成，激励电压u(t)加至项产生电路，由集成运算放大器芯片u1中的放大器1，通过积分运算实现的输出。

项产生电路由集成运算放大器芯片u1中的放大器2、电阻r2、r3、r4和-0.25v电压构成的反相比例运算得到的，和-0.25v电压加至项产生电路，由集成运算放大器芯片u1中的放大器2，通过反相比例运算实现的输出。

项产生电路由集成运算放大器芯片u1中的放大器3、电阻r5、r6、r7和0.25v电压构成的反相比例运算电路得到的，和+0.25v电压加至项产生电路，由集成运算放大器芯片u1中的放大器3，通过反相比例运算实现的输出。通过电压比较器芯片u3中的比较器1和电阻r10构成一个电压比较器1，得到usat1项。通过电压比较器芯片u3中的比较器2和电阻r11构成一个电压比较器2，得到usat2项。

项产生电路由集成运算放大器u1芯片中的放大器4、电阻r8、r9构成的反相比例运算电路得到的，usat1加至项产生电路，由集成运算放大器芯片u1中的放大器4，通过反相比例运算实现的输出。

项产生电路由集成运算放大器芯片u2中的放大器1、电阻r12、r13构成的反相比例运算电路得到的，usat2加至项产生电路，由集成运算放大器芯片u2中的放大器1，通过反相比例运算实现的输出。

项产生电路由集成运算放大器芯片u2中的放大器2、电阻r14、r15、r16、r17构成的反相比例运算电路得到的，项、项和-0.025v加至项产生电路，由集成运算放大器芯片u2中的放大器2，通过反相比例运算实现的输出。

i(t)项产生电路由乘法器u4、集成运算放大器芯片u2的放大器3、放大器4、电阻r18、r19、r20、r21构成。

优选的，所述的一种三值忆阻器电路，包括集成运算放大器u1，集成运算放大器u2、电压比较器u3、乘法器u4、二十一个电阻、一个电容。所述的集成运算放大器u1和集成运算放大器u2采用lf347；电压比较器u3采用lm393，乘法器u4采用ad633an。

所述的集成运算放大器u1的第1引脚与第一电容c1的一端和第二电阻r2的一端相连；第2引脚与第一电容c1的另一端和第一电阻r1的一端相连，第一电阻r1的另一端与激励电压u(t)相连；集成运算放大器u1第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第二电阻r2的另一端、第三电阻r3的一端和第四电阻r4的一端相连；第三电阻r3的另一端与电压-0.25v相连；第7引脚与第四电阻r4的另一端和电压比较器u3的第3引脚相连；第8引脚与第五电阻r5的一端和电压比较器u3的第6引脚相连；集成运算放大器u1的第9引脚与第五电阻r5的另一端、第六电阻r6的一端、第七电阻r7的一端相连，第七电阻的另一端接+0.25v电压；第10引脚接地；第11引脚接负15伏电源。第12引脚接地；第13引脚与第八电阻r8的一端、第九电阻r9的一端相连；第九电阻r9的另一端与电压比较器u3的第1引脚相连；第14引脚与第八电阻r8的另一端、第十五电阻r15的一端相连。

所述的集成运算放大器u2的第1引脚与第十二电阻r12的一端、第十六电阻r16的一端相连；第2引脚与第十二电阻r12的另一端、第十三电阻r13的一端相连，第十三电阻r13的另一端与电压比较器u3的第7引脚相连；集成运算放大器u2第3引脚接地；第4引脚接正15伏电源；第5引脚接地；第6引脚与第十四电阻r14的一端、第十五电阻r15的一端、第十六电阻r16的一端、第十七电阻r17的一端相连；第7引脚与第十七电阻r17的另一端相连；第8引脚与第十八电阻r18的一端、第二十一电阻r21的一端相连；第9引脚与第十八电阻r18的另一端、第十九电阻r19的一端相连；第10引脚接地；第11引脚接负15伏电源；第12引脚接地；第13引脚与第二十电阻r20的一端、第二十一电阻r21的另一端相连；第14引脚与第二十电阻r20的另一端相连。

所述的电压比较器u3的第1引脚与第九电阻r9的另一端相连；第2引脚接地；第3引脚与集成运算放大器u1的第7引脚相连；第4引脚接负15伏电源；第5引脚接地；第6引脚与集成运算放大器u1的第8引脚相连；第7引脚与第十一电阻r11的一端、第十三电阻r13的另一端相连；第8引脚与正15伏电源、第十电阻r10的一端、第十一电阻r11的另一端相连。

所述的乘法器u4的第1引脚与集成运算放大器u1的第7引脚相连；第2引脚接地；第3引脚与集成运算放大器u1的第1引脚相连；第4引脚接地；第5引脚接负15伏电源；第6引脚接地；第7引脚与第十九电阻r19的另一端相连；第8引脚接正15伏电源。

本发明设计了一种具有物理可实现性以及丰富的忆阻器指纹特性的三值忆阻器电路模型，该模型含有2个集成运算放大器芯片、1个电压比较器芯片、1个乘法器，结构清晰简单、易于实现。该电路模型可用于三值忆阻器电路的实验以及应用，在高密度非易失性存储器、人工神经网络电路以及多值逻辑运算等诸多领域中的应用研究具有重要意义。

附图说明

图1是本发明的等效电路框图。

图2是本发明模拟等效电路原理图。

具体实施方式

下面结合附图对本发明优选实施例作详细说明。

本发明设计的三值忆阻器电路模型，其利用模拟电路实现忆阻器模型的三种阻值状态。本发明利用集成运算放大器、电压比较器和模拟乘法器电路实现忆阻器特性中的相应运算，其中，集成运算放大器主要用于实现磁通量的积分运算、比例运算、反相求和运算。电压比较器用于实现电压大小的比较。模拟乘法器用于实现方程中各项的乘积运算。

本发明的理论出发点是得到一个分段线性函数描述的磁控忆阻器模型的数学表达式:

在上式两边对时间进行微分,可得

其中.为磁控忆阻的忆导,即

如图1所示，本实例对三值忆阻器模拟等效电路包括集成运算放大器芯片u1，集成运算放大器芯片u2，电压比较器u3、乘法器u4。激励电压u(t)经过集成运算放大器芯片u1得到负的磁通量变量和-0.25v电压经过集成运算放大器芯片u1得到变量变量和0.25v电压经过集成运算放大器芯片u1得到变量变量通过电压比较器u3得到饱和输出电压usat1。变量通过电压比较器u3得到饱和输出电压usat1。变量usat2通过集成运算放大器芯片u1得到变量变量usat2通过集成运算放大器芯片u2得到变量变量和-0.025v电压通过集成运算放大器芯片u2得到忆导忆导和激励电压u(t)通过乘法器u4得到变量变量通过运算放大器芯片u2得到变量-i(t)。变量-i(t)通过运算放大器芯片u2得到变量i(t)。最后通过示波器观察激励电压u(t)和电流i(t)的伏安特性关系。集成运算放大器芯片u1主要实现积分运算、反相比例运算和反相求和运算；集成运算放大器芯片u2主要实现反相比例运算和反相求和运算；电压比较器u3实现电压大小的比较；乘法器u4实现两信号的相乘运算。u1、u2采用lf347，u3采用lm393,u4采用ad633，lf347、lm393和ad633均为现有技术。

如图2所示，集成运算放大器芯片u1内集成4个运算放大器，其中第1、2、3引脚对应的运算放大器与电阻r1和电容c1构成积分运算电路，用于实现对激励电压u(t)的积分，其中电容c1的初始电压为-0.4v，即u1引脚1的电压为：

集成运算放大器u1的第5、6、7引脚对应的运算放大器与电阻r2、r3、r4构成反相求和运算电路，用于实现对负的磁通量和-0.25v电压的反相求和，即u1引脚7的电压为：

集成运算放大器u1的第12、13、14引脚对应的运算放大器与电阻r8、r9构成反相比例运算电路，用于实现对负的磁通量和+0.25v电压的反相求和，即u1引脚8的电压为：

电压比较器u3的第1、2、3引脚对应的电压比较器与电阻r10构成的电压比较电路，用于实现对和参考接地电压的比较。即u3引脚1的电压为：

u4＝usat1

电压比较器u3的第5、6、7引脚对应的电压比较器与电阻r11构成的电压比较电路，用于实现对和参考接地电压的比较。即u3引脚7的电压为：

u5＝usat2

集成运算放大器u1的第12、13、14引脚对应的运算放大器与电阻r8、r9构成反相比例运算电路，用于实现对usat1的反相比例运算，即u1引脚14的电压为：

集成运算放大器u2的第1、2、3引脚对应的运算放大器与电阻r12、r13构成反相比例运算电路，用于实现对usat2的反相比例运算，即u2引脚1的电压为：

集成运算放大器u2的第5、6、7引脚对应的运算放大器与电阻r14、r15、r16、r17构成反相求和运算电路，用于实现对和-0.25v电压的反相求和,得到忆导即u2引脚7的电压为：

乘法器u4的型号为ad633，用以实现激励电压u(t)和忆导的乘积运算，即u4输出端w引脚的电压为：

集成运算放大器u2的第8、9、10引脚对应的运算放大器与电阻r18、r19构成反相比例运算电路，用于实现对0.1i(t)的反相比例运算，即u2引脚8的电压为：

集成运算放大器u2的第12、13、14引脚对应的运算放大器与电阻r20、r21构成反相比例运算电路，用于实现对-i(t)的反相比例运算，即u2引脚14的电压为：

集成运算放大器u1的引脚1与第一电容c1的一端连接并作为负的磁通量的输出端，第一电容c1的另一端与第一电阻r1的一端连接，第一电阻r1的另一端与激励电压u(t)连接，第3引脚接地，第4引脚接正15伏电源，第5引脚接地，第6引脚与第二电阻r2的一端、第三电阻r3、第四电阻r4的一端相连，第二电阻r2的另一端与第1引脚相连，第三电阻r3的另一端与-0.25v电压相连，第7引脚与第四电阻r4的另一端连接，并作为的输出端。第8引脚与第五电阻r5的一端连接，并作为的输出端。第9引脚与第五电阻r5的另一端、第六电阻r6的一端、第七电阻r7的一端连接，第六电阻r6的另一端与第1引脚相连，第七电阻r7的另一端与0.25v电压连接，第10引脚接地，第11引脚接负15伏电源，第12引脚接地，第13引脚与第八电阻r8的一端、第九电阻r9的一端相连，第10引脚与第八电阻r8的另一端连接，并作为的输出端。

电压比较器u3的第1引脚与第九电阻r9的另一端相连，第2引脚接地，第3引脚与集成运算放大器u1的第7引脚相连,第4引脚接负15伏电源，第5引脚接地，第6引脚与集成运算放大器u1的第8引脚相连,第7引脚与第十一电阻r11的一端、第十三电阻r13的一端相连，第8引脚与第十电阻r10的一端、第十一电阻r11的另一端、正15伏电源连接。

集成运算放大器u2的引脚1与第十二电阻r12的一端连接，并作为的输出端，第2引脚与第十二电阻r12的另一端、第十三电阻r13的一端相连，第3引脚接地，第4引脚接正15伏电源，第5引脚接地，第6引脚与第十四电阻r14的一端、第十五电阻r15的一端、第十六电阻r16的一端、第十七电阻r17的一端相连，第7引脚与第十七电阻r17的另一端连接，并作为的输出端，第8引脚与第十八电阻r18的一端连接，并作为-i(t)的输出端，第9引脚与第十八电阻r18的另一端、第十九电阻r19的一端相连。第10引脚接地，第11引脚接负15伏电源，第12引脚接地，第13引脚与第二十电阻r20的一端、第二十一电阻r21的一端连接，第14引脚与第二十电阻r20的另一端连接，并作为i(t)的输出端。

乘法器u4的第1引脚与集成运算放大器u2的第7引脚相连，第2引脚接地，第3引脚与激励电压u(t)连接，第4引脚接地，第5引脚接负15伏电源，第6引脚接地，第7引脚作为0.1i(t)的输出端，第8引脚接正15伏电源。

本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明的保护范围内。