本发明涉及一种随机码产生器(randomcodegenerator)，且特别涉及一种具非易失性存储器(non-volatilememory)的随机码产生器。
背景技术：
：：物理不可复制技术(physicallyunclonablefunction，简称puf技术)是一种创新的方式，经由提供一个不可复制码(unclonablecode)来保护半导体芯片内部的数据，防止半导体芯片的内部数据被窃取或被复制。根据puf技术，半导体芯片能够提供一随机码(randomcode)。此随机码可作为半导体芯片(semiconductorchip)上特有的身份码(idcode)，用来保护内部的数据。一般来说，puf技术是利用半导体芯片的制造变异(manufacturingvariation)来获得独特的随机码。此制造变异包括半导体的工艺变异(processvariation)。亦即，就算有精确的工艺步骤可以制作出半导体芯片，但是其随机码几乎不可能被复制(duplicate)。因此，具有puf技术的半导体芯片通常被运用于高安全防护的应用(applicationswithhighsecurityrequirements)。美国专利us9,613,714提出一种用于puf技术的一次编程存储器胞与存储器胞阵列以及相关随机码产生方法。该专利利用半导体的制造变异所设计出的一次编程存储器胞(onetimeprogrammablememorycell)与存储器胞阵列，在编程动作进行后，即具有独特的随机码。技术实现要素：本发明涉及一种随机码产生器，包括：一差动存储器胞阵列，包括多个差动存储器胞，其中这些差动存储器胞中的一第一差动存储器胞包括：一第一选择晶体管，具有一第一源/漏端连接至一第一源极线，一栅极端连接至一第一字线；一第一存储元件，连接在该第一选择晶体管的一第二源/漏端以及一第一控制线对的一第一子控制线之间；以及，一第二存储元件，连接在该第一选择晶体管的该第二源/漏端以及该第一控制线对的一第二子控制线之间；一电源供应电路接收一注册信号与一反馈信号；一第一选择电路，接收一第一选择信号，且连接至该电源供应电路的一输出端以及该第一差动存储器胞；以及一电流判断电路，检测该电源供应电路的该输出端上的一存储器胞电流；其中，当该注册信号动作并对该第一差动存储器胞进行一注册动作时，该电源供应电路供应一注册电压，经由该第一选择电路传递至该第一差动存储器胞的该第一存储元件与该第二存储元件，并产生该存储器胞电流；其中，当该存储器胞电流大于一特定电流值时，电流判断电路动作该反馈信号，使得该电源供应电路停止供应该注册电压。为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：附图说明图1为本发明随机码产生器的第一实施例；图2a与图2b为本发明第一实施例随机码产生器在注册周期时的运作以及相关信号示意图；图2c为第一实施例随机码产生器在读取周期时的运作示意图；图3为本发明随机码产生器的第二实施例；图4a与图4b为本发明第二实施例随机码产生器在注册周期时的运作以及相关信号示意图；图4c为第二实施例随机码产生器在读取周期时的运作示意图；以及图5为本发明运用于随机码产生器的注册电路详细电路图。【符号说明】110、120：差动存储器胞112、114、122、124：存储元件130、330、500：注册电路132、152、332、520：选择电路134：电流检测器135、532：比较器138、530：电流判断电路139、510：电源供应电路150：读取电路154：电流比较器512：电源供应器514：运算放大器具体实施方式请参照图1，其所绘示为本发明随机码产生器的第一实施例。随机码产生器包括一差动存储器胞阵列(differentialcellarray)、注册电路(enrollcircuit)130与读取电路(readcircuit)150。存储器胞阵列中包括多个差动存储器胞。为了简化说明，附图中仅绘示二个差动存储器胞110与120。差动存储器胞110包括一选择晶体管ms1与二存储器元件(storageelement)112、114。选择晶体管ms1的栅极连接至字线wl1，第一源/漏端连接至源极线(sourceline)sl1。再者，存储元件112的第一端连接至选择晶体管ms1的第二源/漏端，存储元件112的第二端连接至第一控制线对(controllinepair)中的子控制线la1。存储元件114的第一端连接至选择晶体管ms的第二源/漏端，存储元件114的第二端连接至第一控制线对中的子控制线la2。差动存储器胞120包括一选择晶体管ms2与二存储器元件122、124。选择晶体管ms2的栅极连接至字线wl1，第一源/漏端连接至源极线sl2。再者，存储元件122的第一端连接至选择晶体管ms2的第二源/漏端，存储元件122的第二端连接至第二控制线对中的子控制线la3。存储元件124的第一端连接至选择晶体管ms2的第二源/漏端，存储元件124的第二端连接至第二控制线对中的子控制线la4。再者，注册电路130包括选择电路132、电源供应电路139、电流判断电路138。电流判断电路138包括一电流检测器(currentdetector)134与一比较器135。电流检测器134可以检测选定差动存储器胞(selecteddifferentialcell)的存储器胞电流(cellcurrent)，并产生对应的检测电压vs。比较器135接收检测电压vs以及参考电压vref并产生一反馈信号sfb。基本上，电流检测器134产生的检测电压vs会正比于存储器胞电流。亦即，当存储器胞电流上升时，电流检测器134的检测电压vs会上升。反之，当存储器胞电流下降时，电流检测器134的检测电压vs会下降。因此，当检测电压vs大于参考电压时，比较器135即动作反馈信号sfb。换句话说，当存储器胞电流大于一特定电流值时，电流判断电路138可动作反馈信号sfb。选择电路132连接至电源供应电路139以及差动存储器胞阵列中的所有控制线对la1、la2、la3、la4。选择电路132根据选择信号ss1来决定一选定控制线对，并将电源供应电路139提供的注册电压(enrollingvoltage)vp传递至选定控制线对。电源供应电路139接收注册信号enroll与反馈信号sfb。在注册周期(enrollcycle)时，电源供应电路139提供注册电压vp经由选择电路132传送至选定控制线对所连接的选定差动存储器胞。并且，当反馈信号sfb动作时，电源供应电路139即停止供应注册电压vp至选定差动存储器胞。读取电路150包括选择电路152、电流比较器(currentcomparator)154。在读取周期(readcycle)时，选择电路152根据选择信号ss2来将选定控制线对连接至电流比较器154。之后，电流比较器154根据选定控制线对上，选定差动存储器胞所产生的二个读取电流来产生输出数据do，且输出数据即可作为一位(bit)的随机码。其中，选择电路132、152可为多工器(multiplexer)。根据本发明的第一实施例，差动存储器胞110、120中的存储元件112、114、122、124可为电阻性存储元件(resistivestorageelement)或者是浮动栅晶体管(floatinggatetransistor)。举例来说，电阻性存储元件可为磁式存储器元件(mram)、相变式存储器元件(pcram)或者电阻式存储器元件(reram)。一般来说，当电阻性存储元件接收到高电压的前后，其为高电阻状态。当电阻性存储元件接收到高电压后，电阻性元件会转变为低电阻状态。以下以电阻性存储元件r112、r114为例来介绍本发明随机码产生器的运作原理。请参照图2a与图2b，其所绘示为本发明第一实施例随机码产生器在注册周期(enrollcycle)时的运作以及相关信号示意图。假设随机码产生器欲对差动存储器胞110进行注册动作(enrollment)时，则选择信号ss1会决定控制线对la1、la2为选定控制线对，使得选择电路132将电源供应电路139连接至控制线对la1、la2。另外，当字线wl1动作时，选择晶体管ms1开启，使得差动存储器胞110为选定差动存储器胞，而注册电路130即可对选定差动存储器胞进行注册动作。如图2b所示，时间点ta至时间点td之间为注册周期tenroll。此时，注册信号enroll为高电平。举例来说，注册周期为1μs。在时间点ta时，注册信号enroll动作，代表注册周期开始。电源供应电路139提供注册电压vp经由选择电路132传送至选定控制线对la1、la2。由于选择晶体管ms1开启且源极线sl1连接至接地端，使得电阻性存储元件r112、r114同时接收到注册电压vp。由于电阻性存储元件r112、r114皆为高电阻状态，所以电阻性存储元件r112、r114产生的电流i112、i114皆很小。再者，二个电流i112、i114的总和即为差动存储器胞110所产生的存储器胞电流icell，亦即icell＝i112+i114。由于半导体的制造变异，所以二个电阻性存储元件r112、r114之间存在所微小差异，使得二个电阻性存储元件r112、r114开始转变存储状态的时间点会不同。假设在时间点tb时，电阻性存储元件r112开始转变存储状态，所以电阻性存储元件r112的电阻值开始降低，电流i112逐渐上升。同时，由于电阻性存储元件r114尚未转变存储状态，所以电阻性存储元件r114的电阻值很高，电流i114很小。此时，存储器胞电流icell逐渐上升。由于电流检测器134产生的检测电压vs会正比于存储器胞电流icell。在时间点tc时，电阻性存储元件r112已转变为低电阻状态。电流检测器134根据存储器胞电流icell所产生的检测电压vs已经大于参考电压vref，所以比较器135动作反馈信号sfb，并使得电源供应电路139停止供应注册电压vp。当电源供应电路139停止供应注册电压vp时，选定差动存储器胞110不再产生存储器胞电流icell。此时，选定差动存储器胞110完成注册动作。由于半导体的制造变异，所以随机码产生器在注册动作时，将无法预测选定差动存储器胞的二个电阻性存储元件r112、r114中，哪一个电阻性存储元件会先改变存储状态。因此，本发明的随机码产生器即为运用puf技术来产生随机码。请参照图2c，其所绘示为第一实施例随机码产生器在读取周期(readcycle)时的运作示意图。假设随机码产生器欲对差动存储器胞110进行读取动作时，则选择信号ss2会决定控制线对la1、la2为选定控制线对，并使得选择电路152将控制线对la1、la2连接至电流比较器154的二个输入端。另外，当字线wl1动作时，选择晶体管ms1开启，使得差动存储器胞110为选定差动存储器胞，而读取电路150即可对选定差动存储器胞进行读取动作。如图2c所示，在进行读取动作时，源极线sl1接收读取电压vread，例如0.5v。使得电阻性存储元件r112、r114产生各别的读取电流ir112、ir114。由于注册动作后，选定差动存储器胞110中的电阻性存储元件r112为低电阻状态，电阻性元件r114为高电阻状态，所以读取电流ir112大于读取电流ir114。所以电流比较器154根据选定控制线对la1、la2上的二个电流ir112、ir114来产生输出数据do。例如输出数据do为逻辑"1"，且输出数据do产生的逻辑"1"即可作为一位(bit)的随机码。当然，如果进行注册动作后，选定差动存储器胞110中的电阻性存储元件r112为高电阻状态，电阻性元件r114为低电阻状态时，则电流比较器154在读取动作时会产生逻辑"0"的输出数据do来作为一位的随机码。利用相同的方式，随机码产生器也可以对差动存储器胞阵列中的多个差动存储器胞进行注册动作。之后，对多个差动存储器胞进行读取动作以获得多位的随机码。例如，随机码产生器对8个差动存储器胞进行注册动作。之后，对8个差动存储器胞进行读取动作以获得一个字节(byte)的随机码。请参照图3，其所绘示为本发明随机码产生器的第二实施例。相较于第一实施例，其差异仅在于注册电路330中选择电路332的连接关系。以下仅介绍选择电路332的连接关系，其他部分不再赘述。注册电路330的选择电路332连接至电源供应电路139以及差动存储器胞阵列中的所有源极线sl1、sl2。选择电路332根据选择信号ss1来决定一选定源极线，并将电源供应电路139提供的注册电压vp传递至选定源极线。根据本发明的第二实施例，差动存储器胞110、120中的存储元件112、114、122、124可为电阻性存储元件或者是浮动栅晶体管。举例来说，电阻性存储元件可为磁式存储器元件(mram)、相变式存储器元件(pcram)或者电阻式存储器元件(reram)。一般来说，当浮动栅晶体管(floatinggatetransistor)制造完成后，其浮动栅极中尚未存储热载子(hotcarrier)，例如电子，浮动栅晶体管关闭(turnoff)，且具备高电阻状态。当浮动栅晶体管的浮动栅极注入热载子时，例如电子，浮动栅晶体管开启(turnon)，且具备低电阻状态。以下以p型浮动栅晶体管mp122、mp124为例来介绍本发明随机码产生器的运作原理。请参照图4a与图4b，其所绘示为本发明第二实施例随机码产生器在注册周期(enrollcycle)时的运作以及相关信号示意图。假设随机码产生器欲对差动存储器胞120进行注册动作(enrollment)时，则选择信号ss1会决定源极线sl2为选定源极线，使得选择电路332将电源供应电路139连接至源极线sl2。另外，当字线wl1动作时，选择晶体管ms2开启，使得差动存储器胞120为选定差动存储器胞，而注册电路330即可对选定差动存储器胞进行注册动作。如图4b所示，时间点t1至时间点t4之间即为注册周期tenroll。此时，注册信号enroll为高电平。举例来说，注册周期为110μs。在时间点t1时，注册周期开始。此时，注册信号enroll动作，电源供应电路139提供注册电压vp经由选择电路332传送至选定源极线sl2。由于选择晶体管ms2开启且控制线对la3、la4连接至接地端，使得p型浮动栅晶体管mp122、mp124同时接收到注册电压vp。由于p型浮动栅晶体管mp122、mp124皆为高电阻状态，所以p型浮动栅晶体管mp122、mp124产生的电流i122、i124皆很小。再者，二个电流i122、i124的总和即为差动存储器胞120所产生的存储器胞电流icell，亦即icell＝i122+i124。由于半导体的制造变异，所以二个p型浮动栅晶体管mp122、mp124之间存在所微小差异，使得二个p型浮动栅晶体管mp122、mp124开始转变存储状态的时间点会不同。假设在时间点t2时，p型浮动栅晶体管mp124开始转变存储状态，所以电子会由p型浮动栅晶体管mp124的沟道区域(channelregion)注入浮动栅极，此时p型浮动栅晶体管mp124的电阻值开始降低，电流i124逐渐上升。同时，由于p型浮动栅晶体管mp122的浮动栅极尚未注入电子，所以p型浮动栅晶体管mp122的电阻值很高，电流i122很小。此时，存储器胞电流icell逐渐上升。在时间点t3时，p型浮动栅晶体管mp124的浮动栅极已经注入相当多的电子，使得p型浮动栅晶体管mp124开启(turnon)，并具备低电阻状态。电流检测器134根据存储器胞电流icell所产生的检测电压vs已经大于参考电压vref，所以比较器135动作反馈信号sfb，并使得电源供应电路139停止供应注册电压vp。当电源供应电路139停止供应注册电压vp时，选定差动存储器胞120不再产生存储器胞电流icell。此时，选定差动存储器胞120完成注册动作。由于半导体的制造变异，所以随机码产生器在注册动作时，将无法预测选定差动存储器胞的二个p型浮动栅晶体管mp122、mp124中，哪一个p型浮动栅晶体管会先改变存储状态。因此，本发明的随机码产生器即为运用puf技术来产生随机码。请参照图4c，其所绘示为第二实施例随机码产生器在读取周期时的运作示意图。假设随机码产生器欲对差动存储器胞120进行读取动作时，则选择信号ss2会决定源极线la3、la4为选定控制线对，并使得选择电路152将控制线对la3、la4连接至电流比较器154的二个输入端。另外，当字线wl1动作时，选择晶体管ms2开启，使得差动存储器胞120为选定差动存储器胞，而读取电路150即可对选定差动存储器胞进行读取动作。如图4c所示，在进行读取动作时时，源极线sl2接收读取电压vread，例如1.0v。使得电阻性p型浮动栅晶体管mp124、mp124产生各别的读取电流ir122、ir124。由于注册动作后，选定差动存储器胞120中的p型浮动栅晶体管mp124为低电阻状态，p型浮动栅晶体管mp122为高电阻状态，所以读取电流ir124大于读取电流ir122。所以电流比较器154根据选定控制线对la1、la2上的二个电流ir122、ir124来产生输出数据do。例如输出数据do为逻辑"0"，且输出数据do产生的逻辑"0"即可作为一位(bit)的随机码。当然，如果进行注册动作后，选定差动存储器胞120中的p型浮动栅晶体管mp124为高电阻状态，p型浮动栅晶体管mp122为低电阻状态时，则电流比较器154在读取动作时会产生逻辑"1"的输出数据do来作为一位的随机码。请参照图5，其所绘示为本发明运用于随机码产生器的注册电路详细电路图。注册电路500包括选择电路520、电源供应电路510、电流判断电路530。电源供应电路510包括一电源供应器(powersupply)512、运算放大器(op)514、晶体管m1、m2。电源供应器512包括一电压输出端、一致能端en与一反馈端。电源供应器512的电压输出端连接至运算放大器514的正输入端。电源供应器512的致能端en接收注册信号enroll。电源供应器512的反馈端接收反馈信号sfb。其中，当注册信号enroll为高电平，电源供应器512被致能，并产生注册电压vp至运算放大器514的正输入端。另外，当反馈信号sfb动作时，电源供应器512停止供应注册电压vp。举例来说，当反馈信号sfb动作时，电源供应器512的电压输出端提供接地电压(0v)至运算放大器514的正输入端。再者，晶体管m1的源极端接收电源电压vd，栅极端与漏极端相互连接。晶体管m2的漏极端连接至晶体管m1的漏极端，栅极端连接至运算放大器514的输出端，晶体管m2的源极端连接至运算放大器514的负输入端。另外，晶体管m2的源极端作为电源供应电路510的输出端，连接至选择电路520。电流判断电路530包括晶体管m3、比较器532、电阻r。晶体管m3栅极端连接至电源供应电路510中晶体管m1的栅极端，源极端接收电源电压vd，漏极端连接至节点a。再者，节点a与接地端之间连接电阻r。另外，比较器532的正输入端连接至节点a，比较器532的负输入端接收参考电压vref，比较器532的输出端产生反馈信号sfb。另外，选择电路520为多工器。当选择电路520运用于第一实施例时，选择电路520根据选择信号ss1将电源供应电路510的注册电压vp传递至选定控制线对。当选择电路520运用于第二实施例时，选择电路520根据选择信号ss1将电源供应电路510的注册电压vp传递至选定源极线。在注册动作时，注册信号为高电平，电源供应器512输出注册电压vp。再者，反馈信号sfb为低电平，代表反馈信号sfb尚未动作。此时，所以运算放大器(op)514的正输入端接收注册电压vp，并使得电源供应电路510的输出端产生注册电压vp。另外，当选择电路520连接至选定差动存储器胞时，电源供应电路510的输出端会产生存储器胞电流icell。再者，由于晶体管m1、m3连接成电流镜(currentmirror)，所以晶体管m3会产生镜射电流icell'流经电阻r。当存储器胞电流icell上升时，镜射电流icell'也会上升，使得节点a的检测电压vs上升。当节点a的检测电压vs到达参考电压vref时，比较器532动作反馈信号sfb。此时，电源供应电路510即停止供应注册电压vp，并完成注册动作。由以上的说明可知，本发明提出一种随机码产生器。在进行注册动作时，在差动存储器胞中利用二个存储元件的微小差异来产生无法预测(unpredictable)的存储状态。因此，在读取动作时，即确认此对差动存储器胞的存储状态并作为一位的随机码。综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。当前第1页12当前第1页12