技术特征：
1.一种半导体存储装置，包含：本体，具有：第1面；位于所述第1面的相反侧的第2面；在第1方向延伸的第1端缘；位于所述第1端缘的相反侧且在所述第1方向延伸的第2端缘；在与所述第1方向交叉的第2方向延伸的第1侧缘；及位于所述第1侧缘的相反侧且在所述第2方向延伸的第2侧缘；存储器，设置在所述本体的内部；控制器，设置在所述本体的内部，控制所述存储器；及多个端子，包含用于传输信号的多个信号端子，且在所述第1面露出；且所述多个端子至少形成第1列与第2列；所述第1列包含多个端子，这些端子在比所述第2端缘更靠近所述第1端缘的位置，彼此间隔排列在所述第1方向上；所述第2列包含多个端子，这些端子在比所述第1端缘更靠近所述第2端缘的位置，彼此间隔排列在所述第1方向上；所述第1面的所述第1列与所述第2列间的区域，包含与热传导部件接触的接触区域，所述热传导部件与所述半导体存储装置电连接，且配置在主机机器的衬底上。2.根据权利要求1所述的半导体存储装置，其中所述第2方向的所述第1列与所述第2列间的距离，长于所述第2方向的所述第1列与所述第1端缘间的距离，且长于所述第2方向的所述第2列与所述第2端缘间的距离。3.根据权利要求1或2所述的半导体存储装置，其中形成所述第1列的所述多个端子，包含被分配到差分数据信号的至少一对差分数据信号端子；形成所述第2列的所述多个端子，包含被分配为用于供给来自所述主机机器的电源电压的电源端子。4.根据权利要求3所述的半导体存储装置，其中所述差分数据信号以pcie规格为基准；形成所述第1列的所述多个端子，包含被分配到所述差分数据信号的多个信道的多对所述差分数据信号端子。5.根据权利要求1或2所述的半导体存储装置，其中所述多个端子进一步形成第3列；所述第3列包含：多个端子，在所述第1列与所述第2列间的位置，间隔排列在所述第1方向；形成所述第3列的端子数，少于形成所述第1列或所述第2列的端子数；所述接触区域包含空出相当于形成所述第3列的端子数比形成所述第1列的端子数少的部分的区域。6.根据权利要求5所述的半导体存储装置，其中所述第3列位于比所述第1端缘更靠近所述第2端缘处，且位于比所述第2列更远离所述第2端缘处。7.根据权利要求5所述的半导体存储装置，其中所述第3列位于比所述第2端缘更靠近所述第1端缘处，且位于比所述第1列更远离所述第1端缘处。8.根据权利要求6所述的半导体存储装置，其中
所述第3列在所述第1方向的所述本体的中心线与所述第1侧缘间、及所述中心线与所述第2侧缘间，包含同数量的端子。9.根据权利要求6所述的半导体存储装置，其中所述第3列在所述第1方向的所述本体的中心线与所述第1侧缘间、及所述中心线与所述第2侧缘间，包含不同数量的端子。10.根据权利要求9所述的半导体存储装置，其中所述第3列在所述中心线与所述第1侧缘间、及所述中心线与所述第2侧缘间中的一个，包含所述多个端子。11.根据权利要求5所述的半导体存储装置，其中形成所述第3列的所述多个端子包含被分配到地线的至少一个接地端子、及被分配到pcie规格的边带信号的至少一个边带信号端子。12.根据权利要求11所述的半导体存储装置，其中形成所述第2列的所述多个端子包含第1端子，所述第1端子被分配到用于选择所述边带信号的构成的选择信号；当所述第1端子被输入high(高)电平的所述选择信号的情况下，对所述至少一个边带信号端子分配第1边带信号，当所述第1端子被输入low(低)电平的所述选择信号的情况下，对所述至少一个边带信号端子分配与所述第1边带信号不同的第2边带信号。13.根据权利要求11所述的半导体存储装置，其中形成所述第2列的所述多个端子包含被分配到检测信号的第2端子，所述检测信号供所述主机机器用于检测所述半导体存储装置的电源构成；在所述半导体存储装置的电源构成是以由多种电源电压进行动作的方式构成的情况下，所述控制器经由所述第2端子对所述主机机器输出high(高)电平的所述检测信号，在所述半导体存储装置的电源构成是以由1种电源电压进行动作的方式构成的情况下，所述控制器经由所述第2端子对所述主机机器输出low(低)电平的所述检测信号。14.根据权利要求1所述的半导体存储装置，其中形成所述第1列的所述多个端子包含多组被分配到接收差分数据信号的一对接收差分数据信号端子、及被分配到发送差分数据信号的一对发送差分数据信号端子；多组所述一对接收差分数据信号端子位于所述第1方向的所述本体的中心线与一侧缘之间，多组所述一对发送差分数据信号端子位于所述中心线与另一侧缘之间。15.根据权利要求14所述的半导体存储装置，其中所述一对接收差分数据信号端子及所述一对发送差分数据信号端子配置在噪声防护用的接地端子间。16.根据权利要求14所述的半导体存储装置，其中所述多个端子进一步形成第3列；所述第3列包含：多个端子，在所述第1列与所述第2列间的位置，彼此间隔排列在所述第1方向上；形成所述第3列的所述多个端子包含配置在所述中心线与所述第1侧缘间的返回电流用的多个接地端子，且包含配置在所述中心线与所述第2侧缘间的所述返回电流用的多个接地端子。
17.根据权利要求16所述的半导体存储装置，其中形成所述第2列的所述多个端子包含至少一个所述返回电流用的接地端子。18.根据权利要求17所述的半导体存储装置，其中在所述本体的内部还具备：第1接地面，与噪声防护用的接地端子连接；及第2接地面，与所述返回电流用的接地端子连接；且所述第1接地面与所述第2接地面未电连接。19.根据权利要求16所述的半导体存储装置，其中形成所述第3列的所述多个端子包含被分配到边带信号的至少二个信号端子；在所述半导体存储装置启动前，对所述一信号端子输入用于选择所述边带信号的构成的选择信号，且从所述另一信号端子输出供所述主机机器用于检测所述半导体存储装置的电源构成的检测信号；在所述半导体存储装置启动后，对所述二个信号端子输入所述边带信号。20.根据权利要求19所述的半导体存储装置，其中形成所述第2列的所述多个端子包含被分配到重设信号的信号端子；所述重设信号作用的情况下，对所述一信号端子输入所述选择信号，且从所述另一信号端子输出所述检测信号；所述重设信号经解除的情况下，对所述二个信号端子输入所述边带信号。
技术总结
本发明提供一种能提高散热效率的半导体存储装置。半导体存储装置具备本体、存储器、控制器及多个端子。多个端子包含用于传输信号的多个信号端子，且在本体的第1面露出。多个端子至少形成第1列与第2列。第1列包含多个端子，这些端子在比本体的第2端缘更靠近第1端缘的位置，彼此间隔排列在第1方向上。第2列包含多个端子，这些端子在比本体的第1端缘更靠近第2端缘的位置，彼此间隔排列在第1方向上。本体的第1面的第1列与第2列间的区域包含与热传导部件接触的接触区域，所述热传导部件与半导体存储装置电连接，且配置在主机机器的衬底上。且配置在主机机器的衬底上。且配置在主机机器的衬底上。
技术研发人员：近藤敦志 米泽辽
受保护的技术使用者：铠侠股份有限公司
技术研发日：2020.11.17
技术公布日：2022/10/10