一种BPM短波时号产生器的制作方法

本实用新型涉及信号与信息处理技术领域，具体涉及一种bpm短波时号产生器。

背景技术：

近代的授时工作是在无线电通讯技术发明以后，以无线电时号问世为开端的,换句话说，从1905年在美国、1910年在法国、德国先后用短波无线电台发播时号起，标志着授时工作进入了新的时期,到了现代，各种新技术飞跃发展，对于时间测定的精确度的要求已经千百万倍地提高，于是电视同步、飞行钟、卫星通讯时间同步、长波和超长波授时等等技术相继问世，把时间工作的精度推进到微秒量级，有的还更高，但是作为一种普遍的、廉价的、方便用户的播时手段，对于1ms精度以下的应用要求，短波无线电时号仍然有着广泛的意义，随着bpm短波授时的应用范围及领域愈加广泛和用户需求的提高，以及现代授时信号处理技术的发展，需进行新一代的bpm短波时号产生体制的研究设计，因此对bpm短波时号产生器的功能和性能提出了更高的要求。

现有技术存在以下不足：现有的市面上没有性能良好、功能完善、能够满足现在应用的bpm短波时号产生设备，并且bpm短波时号无法发播新体制授时信号。

因此，发明一种bpm短波时号产生器很有必要。

技术实现要素：

为此，本实用新型提供一种bpm短波时号产生器，通过功能模块的fpga可编程逻辑单元、cpu程序单元、d/a模块和显控单元、接口单元的分块设计模式，对信号的数字信号处理、数模转换、vga调整信号强度、滤波、时码输出进行处理，以解决现有装置无法实现bpm短波时号新体制授时信号的发播的问题。

为了实现上述目的，本实用新型提供如下技术方案：一种bpm短波时号产生器，包括本体，所述本体是由机箱、前板和后板组成，所述机箱内设有功能模块，所述功能模块是由fpga可编程逻辑单元、cpu程序单元、d/a模块、vga模块、低通滤波模块、存储器组成，所述cpu程序单元、存储器与fpga可编程逻辑单元电性连接，所述fpga可编程逻辑单元与d/a模块、延迟调整模块电性连接，所述d/a模块与vga模块电性连接，所述vga模块与低通滤波模块电性连接，所述低通滤波模块与显控单元、运放模块电性连接，所述运放模块与扬声器电性连接；

所述fpga可编程逻辑单元是由时号产生模块、dds模块、ut调整模块、语音编码接口模块、发播选择模块、延迟调整模块组成，所述cpu程序单元与时号产生模块、ut调整模块电性连接，所述存储器与语音编码接口模块电性连接，所述时号产生模块与led指示灯、延迟调整模块电性连接，所述ut调整模块与延迟调整模块电性连接，所述发播选择模块与时号产生模块、ut调整模块、语音编码接口模块电性连接，所述dds模块与led指示灯电性连接，所述发播选择模块与d/a模块电性连接。

优选的，所述fpga可编程逻辑单元通过发播选择模块与d/a模块电性连接。

优选的，所述机箱的两侧分别固定安装有用前板、后板。

优选的，所述cpu程序单元与接口单元电性连接。

优选的，所述后板上固定安装有接口单元，所述接口单元包括电源接口、数据传输接口、信号输入输出接口。

优选的，所述前板上固定安装有显控单元。

优选的，所述显控单元包括lcd液晶屏、按键。

优选的，所述前板一侧固定安装有按键，所述按键一侧固定安装有lcd液晶屏。

本实用新型的有益效果是：

1、本实用新型通过采用fpga可编程逻辑单元、cpu程序单元、显控单元、接口单元的分块设计模式，fpga可编程逻辑单元内部由时号产生模块、dds模块、ut1模块、语音编码接口模块、发播选择模块、延迟调整模块组合设计而成，经过对信号的数字信号处理、数模转换、vga调整信号强度、滤波、时码输出进行处理，通过这种模块化设计不仅实现了bpm短波时号新体制授时信号的发播，同时应用fpga技术、cpu程序控制技术及高速d/a转换实现了对短波程序时号产生器设备进行了功能完善、性能可靠的模块化设计；

2、本实用新型通过fpga可编程逻辑单元内的时号产生模块生成内部基准信号、1khz的数字载波信号、基带信号，通过dds模块进行调制，在延迟调整模块进行时延控制，使输出信号噪底低，时号产生精度高。

3、本实用新型通过时号产生模块对增加时码的utc发播信号增加utc发播时间的时号发播程序，实现了bpm短波时号新体制授时信号的发播。

附图说明

图1为本实用新型提供的电性连接图；

图2为本实用新型提供的fpga可编程逻辑单元内部电性连接图；

图3为本实用新型提供的俯视图；

图4为本实用新型提供的正视图；

图5为本实用新型提供的后视图；

图6为本实用新型提供的ut1调整模块示意图；

图7为本实用新型提供的发播选择模块示意图；

图8为本实用新型提供的时号产生模块原理图；

图9为本实用新型提供的dds模块原理示意图。

图中：功能模块1、fpga可编程逻辑单元2、时号产生模块21、dds模块22、ut1调整模块23、语音编码接口模块24、发播选择模块25、延迟调整模块26、cpu程序单元3、d/a模块4、vga模块5、低通滤波模块6、存储器7、接口单元8、电源接口81、数据传输接口82、信号输入输出接口83、运放模块9、扬声器10、本体11、机箱12、前板13、后板14、显控单元15、lcd液晶屏151、按键152、led指示灯153。

具体实施方式

以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。

参照附图1-9，本实用新型提供的一种bpm短波时号产生器，包括本体11，所述本体11是由机箱12、前板13和后板14组成，所述机箱12内设有功能模块1，所述功能模块1是由fpga可编程逻辑单元2、cpu程序单元3、d/a模块4、vga模块5、低通滤波模块6、存储器7组成，所述cpu程序单元3、存储器7与fpga可编程逻辑单元2电性连接，所述fpga可编程逻辑单元2与d/a模块4、延迟调整模块26电性连接，所述d/a模块4与vga模块5电性连接，所述vga模块5与低通滤波模块6电性连接，所述低通滤波模块6与显控单元15、运放模块9电性连接，所述运放模块9与扬声器10电性连接；fpga可编程逻辑单元2：是在pal、gal等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，cpu程序单元3：是中央处理器作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元，d/a模块4：是数模转换器，又称d/a转换器，简称dac，它是把数字量转变成模拟的器件，它是把连续的模拟信号转变为离散的数字信号的器件，vga模块5：是可调增益控制芯片是动态处理芯片的一种，它的增益随信号的变化而有所变化，在放大器的级与级之间采用了负反馈电路，输入的大信号经放大器放大后，在输出端可能会引起失真，采用负反馈可以使放大级的增益降低，输入的小信号为了在输出端获得比较好的信噪比，可以通过负反馈电路减弱负反馈量，使放大级的增益得到提升，从而改变了频响曲线的低端和高端下降的现象，低通滤波模块6：是容许低于截止频率的信号通过，但高于截止频率的信号不能通过的电子滤波装置，运放模块9：是运算放大器，在实际电路中，通常结合反馈网络共同组成某种功能模块，存储器7是用来储存语音编码信息。

所述fpga可编程逻辑单元2是由时号产生模块21、dds模块22、ut1调整模块23、语音编码接口模块24、发播选择模块25、延迟调整模块26组成，所述cpu程序单元3与时号产生模块21、ut1调整模块23电性连接，所述存储器7与语音编码接口模块24电性连接，所述时号产生模块21与led指示灯153、延迟调整模块26电性连接，所述ut1调整模块23与延迟调整模块26电性连接，所述发播选择模块25与时号产生模块21、ut1调整模块23、语音编码接口模块24电性连接，所述dds模块22与led指示灯153电性连接，所述发播选择模块25与d/a模块4电性连接；时号产生模块21：根据输入信号外频标和1pps信号以及cpu的控制信号，产生本地的时间信号和时间刻度，并将其送到时号存储器，时号存储器按预置的格式产生时号的基带信号，dds模块22：信号发生器采用直接数字频率合成技术，把信号发生器的频率稳定度、准确度提高到与基准频率相同的水平，并且可以在很宽的频率范围内进行精细的频率调节,采用这种方法设计的信号源可工作于调制状态，ut1调整模块23：对utc时间的进行延迟调整，产生ut1的秒脉冲信号，并根据调整后的秒脉冲相位输出ut1时号，语音编码接口模块24：将外部信号导入，发播选择模块25：按发播要求选择适合呼号输出，延迟调整模块26：将信号按照设定时延调整输出，消除硬件设计引入的固定延时。

进一步地，所述fpga可编程逻辑单元2通过发播选择模块25与d/a模块4电性连接；

进一步地，所述机箱12的两侧分别固定安装有用前板13、后板14；

进一步地，所述cpu程序单元3与接口单元8电性连接；

进一步地，所述后板14上固定安装有接口单元8，所述接口单元8包括电源接口81、数据传输接口82、信号输入输出接口83，通过接口单元8上的电源接口81、数据传输接口82、信号输入输出接口83与外部设备对接，对信号、数据进行传输，通过电源接口81对设备进行供电；

进一步地，所述前板13上固定安装有显控单元15；

进一步地，所述显控单元15包括lcd液晶屏151、按键152；

进一步地，所述前板14一侧固定安装有按键152，所述按键152一侧固定安装有lcd液晶屏151，按键152主要负责对lcd液晶屏151显示内容的选择及相关参数的设置；lcd液晶屏151主要负责显示钟面信息及相关参数的设置信息。

本实用新型的使用过程如下：在使用本实用新型时将功能模块1安装至机箱12，存储器7与语音编码接口模块24电性连接，cpu程序单元3与时号产生模块21、ut1调整模块23电性连接，时号产生模块21与led指示灯153、延迟调整模块26电性连接，ut1调整模块23与延迟调整模块26电性连接，发播选择模块25与时号产生模块21、ut1调整模块23、语音编码接口模块24电性连接，dds模块22与led指示灯153电性连接，发播选择模块25与d/a模块4电性连接，d/a模块4与vga模块5电性连接，vga模块5与低通滤波模块6电性连接，低通滤波模块6与显控单元15、运放模块9电性连接，运放模块9与扬声器10电性连接，将前板13、后板14与机箱12固定连接，将显控单元5与前板13固定安装，将接口单元8固定安装在后板14上，并与cpu程序单元3电性连接。

使用时通过接口单元8则提供的电源接口81、数据传输接口82及信号输入输出接口83为设备供电，并对信号、数据进行传输，cpu程序单元3完成接收外部指令、修改时码系统的数字信号处理、修改各种时延值、处理闰秒通过fpga可编程逻辑单元2根据输入的5mhz外频标和1pps参考信号，通过时号产生模块21根据输入信号“外频标”和“1pps”信号以及cpu程序单元3的控制信号，产生本地的时间信号和时间刻度并将其送到时号存储器，时号存储器按预置的格式产生时号的基带信号，时号产生模块21主要生成以下信号：时号信息，用于输出和调制，钟面信息，用于面板显示和输出，发播区段标识，用于选择开关选择时号、ut1或电台呼号输出，首先利用外部标准的1pps信号和5mhz基准信号，产生一个超前1pps信号20ms的基准信号，由ms计数器、秒计数器和分钟计数器组成一个30min的计数链，计数链输出作为储存时号的ram的地址信号，超前1pps信号20ms的基准信号对秒计数器清零，保证计数链的时刻准确度，计数链的进位信号用于上一级的钟面信息产生，并通报cpu程序单元3，30min计数器的输出给选择开关，作为时号：0~24、ut1：25~28和电台呼号：29的发播区段标识，ram采用上下半区乒乓存储方式，每半区存储30min的时号信息，时号信息由cpu提前生成号一次性送到ram,每bit表示1时号：1ms，其字节输出经过移位寄存器的并串转换，产生0/1时号信息，然后，dds模块22根据输入信号外频标5mhz和1pps信号产生相位和1pps对齐的1khz的数字载波信号，将该信号与基带信号相乘完成0/1时号信号的调制，ut1调整模块23根据cpu程序单元3计算的延迟信息，对utc时间的进行延迟调整，产生ut1的秒脉冲信号，并根据调整后的秒脉冲相位输出ut1时号，周波波形存储在内部ram中，通过cpu计算和更新延迟信息包括常量和增量数值，接着通过语音编码信号接口24将外部存储的语音信号按要求导入到模拟的时号信号中，在通过发播选择模块25根据utc分计数作为判断条件，按发播要求选择utc时号、ut1时号和电台呼号包括语音编码输出，最后通过延迟调整模块26上的两个延迟调整单元，将秒信号按照设定时延调整输出，消除硬件设计引入的固定延时，完成系统的逻辑控制及语音的编解码控制，通过存储器7存储语音编码信息，d/a模块4将数字时号信号转换为差分模拟时号信号，通过vga模块5根据外部要求调整模拟时号信号强度，通过低通滤波模块6，滤除模拟时号信号的高频分量，时码输出信息通过显控单元15进行输出显示，通过运放模块9放大传输至扬声器10，通过扬声器10外放。

以上所述，仅是本实用新型的较佳实施例，任何熟悉本领域的技术人员均可能利用上述阐述的技术方案对本实用新型加以修改或将其修改为等同的技术方案。因此，依据本实用新型的技术方案所进行的任何简单修改或等同置换，尽属于本实用新型要求保护的范围。