一种基于状态跳转的处理器power控制系统的制作方法

本发明涉及集成电路功耗，特别涉及一种基于状态跳转的处理器power控制系统。

背景技术：

1、目前移动设备对续航和散热有很高的要求。处理器低功耗对系统来说是非常重要。功耗一般分为静态功耗和动态功耗。静态功耗也常称为泄露电流，每当有供电就会产生。一般来说，泄露电流与芯片面积成正比。芯片面积越大，静态功耗越高。动态功耗是因为晶体管翻转，与时钟频率有关，影响每个周期改变状态的晶体管数量。时钟频率越高，动态功耗越高。现有技术中降低功耗的方法一般有两种：1)电源门控：电源门控是指关闭电源，没有了动态和静态电流；2)时钟门控：时钟门控是指关闭时钟输入，移除了动态功耗，还存在静态功耗。

2、本发明主要是通过基于状态跳转的系统控制对处理器进行电源门控，以降低处理器功耗。对于多核系统，每个核心功耗很高，如果可以对某些核心进行电源门控，那么将可以降低多核系统的功耗。

技术实现思路

1、本发明的目的在于提供一种基于状态跳转的处理器power控制系统，通过power状态机的控制流程，可以使处理器power控制更加稳定可靠。

2、为解决上述技术问题，本发明提供了一种基于状态跳转的处理器power控制系统，包括：

3、power控制状态机模块，用于控制产生时钟打开和关断信号stop_clk_n，复位和复位释放控制信号pwr_reset_n，处理器clamp控制信号pwr_clamp_n，处理器上电和下电控制信号pwr_up_req_n；

4、可配置延时的同步电路模块，通过parameter参数配置同步的延时时间，用于作为相应执行电路的完成响应信号，用于确保执行电路执行完毕后再进行状态跳转；其中parameter参数配置的延时大于执行电路完成的时间；

5、时钟控制模块，用于控制处理器内部的时钟打开和关闭；

6、复位控制模块，用于控制处理器内部的复位和复位释放。

7、优选的，所述power控制状态机模块，包括如下十种状态：

8、p_active状态：处理器正常运行时的上电状态；

9、p_clock_off状态：处理器时钟关断状态；

10、p_clamp_on状态：clamp打开状态，用于钳制处理器信号电平；

11、p_reset_on状态：处理器复位状态；

12、p_pwr_down状态：处理器下电状态；

13、p_sleep状态：处理器睡眠状态；

14、p_pwr_up状态：处理器上电状态；

15、p_clamp_off状态：clamp关闭状态；

16、p_clock_on状态：处理器时钟打开状态；

17、p_reset_off状态：处理器复位释放状态。

18、优选的，所述power控制状态机模块，还包括如下状态机输入控制信号：

19、pwr_off_req：处理器发出的下电请求信号，在处理器将要睡眠时发出；

20、pwr_up_ack_n：处理器中power switch返回的信号，用于表示处理器是处于上电还是下电状态；

21、wakeup：处理器发出的上电请求信号，在处理器将要唤醒时发出。

22、优选的，所述power控制状态机模块，还包括如下状态机输出控制信号：

23、stop_clk_n：在p_active状态时，stop_clk_n输出高电平；p_clock_off状态时，stop_clk_n输出低电平；p_sleep状态时，stop_clk_n输出低电平；p_clock_on状态时，stop_clk_n输出高电平；其余状态stop_clk_n保持。

24、pwr_clamp_n：在p_active状态时，pwr_clamp_n输出高电平；p_clamp_on状态时，pwr_clamp_n输出低电平；p_sleep状态时，pwr_clamp_n输出低电平；p_clamp_off状态时，pwr_clamp_n输出高电平；其余状态pwr_clamp_n保持。

25、pwr_reset_n：在p_active状态时，pwr_reset_n输出高电平；p_reset_on状态时，pwr_reset_n输出低电平；p_sleep状态时，pwr_reset_n输出低电平；p_reset_off状态时，pwr_reset_n输出高电平；其余状态pwr_reset_n保持。

26、pwr_up_req_n：在p_active状态时，pwr_reset_n输出低电平；p_pwr_down状态时，pwr_reset_n输出高电平；p_sleep状态时，pwr_up_req_n输出高电平；p_pwr_up状态时，pwr_up_req_n输出低电平；其余状态pwr_up_req_n保持。

27、优选的，在通过parameter参数配置延时时，能够配置成二级同步、三级同步或四级同步；且每个同步电路的级数能够单独配置，互不影响。

28、优选的，所述power控制状态机模块的状态跳转流程如下：

29、power控制状态机模块在状态机复位期间处于p_active状态，当处理器发出下电请求信号pwr_off_req时，此时pwr_off_req等于1，状态机由p_active状态跳转到p_clock_off状态；

30、状态机将stop_clk_n信号拉低，stop_clk_n是通过时钟控制模块控制，stop_clk_n低电平时关闭处理器时钟，stop_clk_n高电平时打开处理器时钟，p_clock_off状态将处理器时钟关闭，stop_clk_n经过同步电路后产生stop_clk_ack_n信号，当stop_clk_ack_n等于0时，状态机由p_clock_off状态跳转到p_clamp_on状态；

31、p_clamp_on状态时，pwr_clamp_n信号输出低电平，使能处理内部的clamp，钳制信号电平，pwr_clamp_n经过同步电路后产生pwr_clamp_ack_n信号，当pwr_clamp_ack_n等于0时，状态机由p_clamp_on状态跳转到p_reset_on状态，否则状态机状态保持；

32、p_reset_on状态时，pwr_reset_n输出低电平，此状态用于复位处理器，pwr_reset_n经过同步电路后产生pwr_reset_ack_n信号，当pwr_reset_ack_n等于0时，状态机由p_reset_on状态跳转到p_pwr_down状态，p_pwr_down状态用于控制处理器内部的powerswitch，将处理器下电；

33、p_pwr_down状态时，pwr_reset_n输出高电平，当处理器内部的power switch下电完成后，处理器输出pwr_up_ack_n高电平，pwr_up_ack_n经过同步电路后产生pwr_up_ack_sync_n信号进入状态机；

34、p_pwr_down状态时，当pwr_up_ack_sync_n等于1时，状态机由p_pwr_down状态跳转到p_sleep状态，p_sleep状态表示处理器处于睡眠状态；

35、当处理器发出wakeup信号后，即wakeup处于高电平时，状态机由p_sleep状态跳转到p_pwr_up状态；

36、p_pwr_up状态时，pwr_up_req_n输出低电平，pwr_up_req_n用于控制处理器内部的powerswitch，将处理器上电，处理器上电完成后返回pwr_up_ack_n信号，pwr_up_ack_n经过同步电路后产生pwr_up_ack_sync_n信号进入状态机；

37、p_pwr_up状态时，当pwr_up_ack_sync_n等于0时，状态机由p_pwr_up状态跳转到p_clamp_off状态；

38、p_clamp_off状态时，pwr_clamp_n输出高电平，关闭处理器内部clamp，pwr_clamp_n经过同步电路后产生pwr_clamp_ack_n信号，当pwr_clamp_ack_n等于1时，状态机由p_clamp_off状态跳转到p_clock_on状态状态，否则状态机状态保持；

39、p_clock_on状态时，stop_clk_n输出高电平，此时打开处理器时钟，stop_clk_n经过同步电路后产生stop_clk_ack_n信号，当stop_clk_ack_n等于1时，状态机由p_clock_on状态跳转到p_reset_off状态，p_reset_off状态用于释放处理器的复位信号；

40、p_reset_off状态时，pwr_reset_n输出高电平，pwr_reset_n经过同步电路后产生pwr_reset_ack_n信号，当pwr_reset_ack_n等于1时，状态机由p_reset_off状态跳转到p_active状态，p_active状态时，处理器正常工作。

41、本发明与现有技术相比，具有如下有益效果：

42、本发明提供了一种基于状态跳转的处理器power控制系统，该控制系统包括power控制状态机电路、可配置延时的同步电路、时钟控制电路和复位控制电路。power控制状态机模块共十种状态，支持时钟打开和关断、支持复位和复位释放、支持上电和下电、支持clamp打开和关断功能。可配置延时的同步电路模块可以通过parameter参数配置同步的延时时间，用于确保执行电路执行完毕后再进行状态跳转。时钟控制模块用于控制处理器内部的时钟打开和关闭。复位控制模块用于控制处理器内部的复位和复位释放。通过power状态机的控制流程，可以使处理器power控制更加稳定可靠。