专利名称：半导体集成电路的制作方法
技术领域：
本发明涉及内装存储器和微处理器的半导体集成电路(数据处理装置)，特别是涉及抑制耗电的半导体集成电路。
近年来，半导体集成电路的微细化迅速进展，当前，达到在一个芯片内能够内装存储器和微处理器。在一个芯片内不能内装存储器和微处理器的年代里，要对存储器芯片和微处理器芯片进行布线。在那个年代里，为了观测在存储器与微处理器之间传送的信号，如观测在上述布线中传送的信号即可。进而，也能够经常观测在存储器与微处理器之间传送的信号。可是，因为把存储器和微处理器内装于一个芯片内，所以，产生了难于观测在存储器与微处理器之间传送的信号(下称“内部信号”)的问题。
因此，为了易于观测内部信号，研究出图9所示那样的半导体集成电路。图9为示出在一个芯片内内装了存储器和微处理器的现有半导体集成电路的200例的方框图。
内部信号中，有地址信息、输入/输出存储器的数据和DRAM存取控制信号。DRAM存取控制信号中，有总线状态信号、字节控制信号和读/写信号。
P1为输出总线状态信号的外部端子，P2为输入/输出字节控制信号的外部端子，P3为输入/输出读/写信号的外部端子，P4为输入/输出地址信息的外部端子，P5为输入/输出数据的外部端子。S6为通过DRAM2、高速缓冲存储器3和存储器控制器4，把微处理器1互相连接起来以传送地址信息的信号线(地址总线)。S7为把微处理器1与DRAM2及高速缓冲存储器3连接起来，传送数据的信号线(数据总线)。
外部总线接口51控制上述地址信息、数据和DRAM存取控制信号的输出。S1～S5为把外部总线接口51分别与外部端子P1～P5连接起来的信号线。
半导体集成电路200的操作特征如下述。在外部端子P1～P5上常时输出内部信号。因此，通过观测外部端子P1～P5上的信号，能够很容易地观测内部信号。即，与存储器和微处理器不能共同内装的芯片同样地能够经常观测存储器与微处理器之间的信号。
还有，半导体集成电路200的微处理器1也能够对外部存储器进行存取。为此，所需的信号交换利用前述外部端子P1～P5进行。
图10为把半导体集成电路200与外部存储器(即，DRAM 300)连接起来的整体图。外部端子P1～P5分别连接到DRAM 300的外部端子Q1～Q5(Q1～Q5的功能分别对应于外部端子P1～P5的功能)上。
虽然在测试半导体集成电路200时，为了监视其内部操作必须从外部端子P1～P5输出内部信号，但是，在一般用户使用时，不需要输出内部信号。但是，在现有技术中，即使在不需要输出的情况下，也从外部端子P1～P5输出内部信号。一般来讲，当输出信号之值变化时，要消耗电力。因而，在半导体集成电路200中，虽然不需要向外部输出内部信号，但是也向外部输出内部信号了，所以，存在着由于这种输出使耗电增大的问题。
本发明是为了解决这一问题而提出的，其目的在于，借助于对输出进行控制而获得抑制耗电的半导体集成电路。
与本发明第1方面有关的解决课题的装置备有用于进行数据处理的数据处理部；存储前述数据的存储器；外部端子；以及在第1状态下把前述处理中使用的内部信号和在与前述第1状态不同的第2状态下把恒定值分别提供到前述外部端子上的输出控制部。
在与本发明第2方面有关的解决课题的装置中，前述输出控制部接收前述内部信号和表示前述第1与第2状态中哪一种的输出控制信号，所谓前述第1状态是对前述半导体集成电路的内部操作进行监视的情况，所谓前述第2状态是对前述半导体集成电路的内部操作不需要进行监视的情况。
与本发明第3方面有关的解决课题的装置还备有用于把前述输出控制信号从前述半导体集成电路外部输入的外部输入端子。
与本发明第4方面有关的解决课题的装置还备有把存储着的值作为前述输出控制信号输出的输出控制信号存储部，把借助于前述数据处理部执行的，把前述值写入前述输出控制信号存储部中的程序存入前述存储器中。
与本发明第5方面有关的解决课题的装置还备有用于从外部输入允许信号的外部输入端子，该允许信号用于允许把前述值写入前述输出控制信号存储部，前述数据处理部能够只在从前述外部输入端子提供允许信号的情况下，才能把前述值写入前述输出控制信号存储部中。
与本发明第6方面有关的解决课题的装置还备有输出控制信号生成部，该生成部包括熔丝，对应于是否切断了前述熔丝，分别把表示前述第2和第1状态的前述输出控制信号向前述输出控制部输出。
图1为示出本发明的半导体集成电路的方框图；图2为示出输出控制电路之一例的电路图；图3为示出输出控制电路之另一例的电路图；图4为示出本发明的实施例1中半导体集成电路的方框图；图5为示出本发明的实施例2中半导体集成电路的方框图；图6为示出本发明的实施例3中半导体集成电路的方框图；图7为示出本发明的实施例4中半导体集成电路的方框图；图8为示出输出控制信号发生部之一例的电路图；图9为示出现有半导体集成电路的方框图；图10为示出半导体集成电路与外部存储器连接的结构图。
发明的原理图1为示出把存储器和微处理器内装于一个芯片内的本发明半导体集成电路100的方框图。图1中，1为对数据进行处理的数据处理部，即RISC型微处理器(CPU)，2为DRAM，3为由SRAM构成的高速缓冲存储器，4为用于控制存储器的存储器控制器，5为对信号的输入/输出进行控制的外部总线接口。
内部信号中，有对存储器进行存取时的地址信息、写入存储器或从存储器读出的数据和用于微处理器1对DRAM2进行控制的DRAM存取控制信号。DRAM存取控制信号中，有用于识别总线周期为取指令访问或存取操作数的总线状态信号，当把数据写入存储器时，在表示地址信息的多个字节中，指定特定字节的字节控制信号，和用于识别数据的写入或读出的读/写信号。
P1为输出总线状态信号的外部端子，P2为输入/输出字节控制信号的外部端子，P3为输入/输出读/写信号的外部端子，P4为输入/输出地址信息的外部端子，P5为输入/输出数据的外部端子。S6为通过DRAM2、高速缓冲存储器3和存储器控制器4，把微处理器1互相连接起来，传送地址信息的信号线(地址总线)。S7为把微处理器1与DRAM2及高速缓冲存储器3连接起来，传送数据的信号线(数据总线)。
外部总线接口5控制上述地址信息、数据和DRAM存取控制信号的输出。S1～S5为把外部总线接口5分别与外部端子P1～P5连接起来的信号线。
信号线S1～S7分别包括1条、2条、1条、23条、16条、24条和128条位线。把外部端子P1～P5设置到每一条位线上。即，外部端子P1～P5分别包括1个、2个、1个、23个和16个外部端子。
半导体集成电路100也能够存取设置在其外部的存储器。这时的连接与把图10中的半导体集成电路200置换成半导体集成电路100时相同。
进而，还能够从外部向DRAM2进行存取。例如，从外部把程序等数据写入DRAM2时，从外部把字节控制信号输入到外部端子P2上，从外部把读/写信号输入到外部端子P3上，从外部把地址信息输入到外部端子P4上，和从外部把数据输入到外部端子P5上。这样，外部端子P2～P5还完成作为输入端子的任务。
进而，图1中，10为内装于外部总线接口5内的、只在内部处理内部信号的期间内从外部端子P1～P5输出不变化的值(恒定值)，还有，在测试半导体集成电路100时，从外部端子P1～P5照原样输出内部信号值的输出控制电路(输出控制部)。但是，在半导体集成电路100向外部存储器进行存取的情况下，输出控制电路10不参与有关向外部端子P1～P5的输出的控制。
输出电路10的两个例子分别示于图2和图3。把图2和图3所示的电路设置到信号线S1～S5的每一条位线上。在图2和图3中，端子P连接到位线上，端子S接收内部信号，端子C接收表示只在内部对内部信号进行处理的状态或不是这种状态中哪一种的输出控制信号。
其次，说明图2所示电路的操作。输出控制信号为“H”电平时，把与端子S所接收内部信号相同的值输出到端子P上。另一方面，输出控制信号为“L”电平时，端子P变成高阻抗。即，提供外部端子的值变成固定的恒定值。
其次，说明图3所示电路的操作。输出控制信号为“H”电平时，把端子S所接收的内部信号照原样输出到端子P上。另一方面，输出控制信号为“L”电平时，把输出控制信号将要变成“L”电平之前的值(下称“前值”)输出到外部端子上。即，提供到外部端子上的值变成固定的恒定值。再者，在用于预先存储前值的倒相器INV 1和倒相器INV2中，倒相器INV 2的驱动能力小于倒相器INV1的驱动能力。
图2和图3中，考虑连接着接收端子P的输出的逻辑电路(未图示)的情况。端子P的输出一变化，从电源到地的直通电流就在逻辑电路内流动并消耗电力。但是，端子P的输出为高阻抗或保持为前值时，因为能够抑制逻辑电路内流动直通电流，所以，能够抑制耗电。
其次，说明有关半导体集成电路100的操作。在测试半导体集成电路100时，为了监视内部操作，必须使内部信号从外部端子P1～P5输出。这样，在必须在外部对内部信号进行监视的情况下，使输出控制信号成为“H”电平。另一方面，如一般用户使用那样，在不需要把内部信号从外部端子P1～P5输出的情况下，使输出控制信号为“L”电平。
输出控制电路10在接收“H”电平的输出控制信号时，把与内部信号相同的值从外部端子P1～P5输出。另一方面，输出控制电路10在接收“L”电平的输出控制信号时，从外部端子P1～P5输出不变化的值(高阻抗/或前值)。
本发明中的效果如下述。
(1)因为在只在内部处理内部信号的期间向外部输出不变化的值，所以能够抑制耗电。
该输出控制信号的提供方法，可以考虑各种方式。下面，说明本发明的优选实施例1～4。
实施例1图4为示出本发明实施例1中半导体集成电路101的方框图。图4中，P6为用于从外部把输出控制信号输入的外部输入端子，其它标号对应于图1中的标号。在这里，输出控制电路10中，利用图2或图3所示电路。
其次，说明半导体集成电路101的操作。在这里，考虑测试该装置101的情况。在测试时，在监视该装置101内部操作的情况下，把“H”电平的输出控制信号输入到外部输入端子P6上。另一方面，在一般用户使用的情况下，把“L”电平的输出控制信号输入到外部输入端子P6上。其它操作与发明原理中所说明的一样。
再者，在测试结束，确认为正常操作了以后，说明“外部输入端子P6为接地端”以后，就可把半导体集成电路101提供给一般用户。
本实施例中的效果，除了(1)以外如下述。
(2)通过备有外部输入端子P6，能够从外部控制外部端子P1～P5的输出。
实施例2图5为示出本发明实施例2中半导体集成电路102的方框图。图5中，FR为把存储着的值作为输出控制信号输出的标记寄存器(输出控制信号存储部)，S8为用于把输出控制信号从标记寄存器FR向输出控制电路10传送的信号线，其它标号对应于图1中的标号。
其次，说明半导体集成电路102的操作。半导体集成电路102的操作大体分为测试方式和正常方式。微处理器1执行写入DRAM2内的程序。在测试半导体集成电路102时，预先把包括对应于内部操作开始和监视结束的标记寄存器FR的设定指令的程序写入DRAM2内。
在半导体集成电路102刚启动之后，写入标记寄存器FR内的值为“L”电平。在测试方式中，首先，微处理器1执行标记寄存器设定指令，把“H”电平的值写入标记寄存器FR内。如果测试结束，就把“L”电平的值写入标记寄存器FR内。标记寄存器FR把所写入的值作为输出控制信号而输出。其它操作与发明原理中所说明的一样。
本实施例的效果，除了(1)以外如下述。
(3)通过利用标记寄存器FR，就不需要图4等所示外部输入端子P6。
(4)根据程序，通过控制外部端子P1～P5的输出，能够抑制耗电。
实施例3图6为示出本发明实施例3中半导体集成电路103的方框图。图6中，P7为用于从外部输入允许信号的外部输入端子，而该允许信号用于允许向标记寄存器FR写入数值，其它标号对应于图5中的标号。
其次，说明半导体集成电路103的操作。虽然半导体集成电路103的操作主要与半导体集成电路102的操作相同，但是，标记寄存器FR的操作不同。微处理器1只在把允许信号送到外部输入端子P7上的情况下才能把数值写入标记寄存器FR中。
其次，说明外部输入端子P7的一个使用例。假定上述允许信号为“L”电平。首先，在把半导体集成电路103提供给一般用户之前，为了监视该装置103的内部操作，把“L”电平的信号送到外部输入端子P7上，预先进行测试。在测试结束，确认为正常操作了以后，说明“外部输入端子P7为电源端”以后，就可以把半导体集成电路103提供给一般用户。即使一般用户写入了错误的程序，也不会变成测试方式。
本实施例的效果，除了(1)、(3)和(4)以外如下述。
(5)只要不把允许信号送到外部输入端子P7上，例如，即使一般用户错误地使用了允许改变外部端子之值的程序，也不损害(1)的效果。
实施例4图7为示出本发明实施例4中半导体集成电路104的方框图。图7中，FC为包括熔丝的输出控制信号发生电路(输出控制信号发生部)，S10为用于把输出控制信号从输出控制信号发生电路FC向输出控制电路10传送的信号线，其它标号对应于图1中的标号。
图8为示出输出控制信号发生电路FC的例子的电路图。P沟道晶体管pTr、熔丝FU和驱动能力小于晶体管pTr的n沟道晶体管nTr，串联连接到电源与地之间。晶体管pTr的栅极连接到地。晶体管nTr的栅极连接到电源上。
其次，说明半导体集成电路104的操作。在这里，考虑测试该装置104的情况。在测试时，在监视该装置104内部操作的情况下，不切断图8的熔丝FU。另一方面，在只在内部处理内部信号的情况下(例如，微处理器1对内部存储器进行存取，并且，不监视该装置104内部操作的情况下)，切断图8的熔丝FU。
在未切断熔丝FU的状态下，输出控制信号发生电路FC把电源电平，即“H”电平的输出控制信号向输出控制电路10输出。另一方面，在已切断熔丝FU的状态下，输出控制信号发生电路FC把地电平，即“L”电平的输出控制信号向输出控制电路10输出。
说明输出控制信号发生电路FC的一个使用例。首先，在把半导体集成电路104提供给一般用户之前的测试中，为了监视该装置104的内部操作，而并未把熔丝FU切断。在测试结束，确认为正常操作了以后，则把熔丝FU切断，就可以把半导体集成电路104提供给一般用户了。所提供的半导体集成电路104，再也不能从外部控制其外部端子的输出。
本实施例的效果，除了(1)以外如下述。
(6)通过备有输出控制信号发生电路FC，因为在把熔丝FU切断以后，不能再从外部控制外部端子的输出，所以，抑制了因一般用户误使用所引起不必要的耗电。
如果按照本发明的第1方面，因为只限于在第1状态下才把内部信号送到外部端子上，所以，能够起到抑制耗电的效果。
如果按照本发明的第2方面，因为利用表示是否处于只在内部对内部信号进行处理的第2状态下的输出控制信号，所以，能够起到利用把输出控制信号和内部信号输入的简单电路来实现输出控制部的效果。
如果按照本发明的第3方面，借助于备有用于从外部把输出控制信号输入的外部端子，能够起到从外部控制是否监视半导体集成电路内部信号的效果。
如果按照本发明的第4方面，借助于通过程序控制外部端子的输出，能够起到抑制耗电的效果。
如果按照本发明的第5方面，即使在存储器中存储着从外部端子输出内部信号这样的错误程序，也能起到从外部控制外部端子的输出从而不消耗不必要的电力的效果。
如果按照本发明的第6方面，由于备有包含熔丝的输出控制信号生成部，故在通过监视内部信号判断为合格品时，能起到下述效果通过把熔丝切断，此后如果搞错，也不从外部端子输出内部信号从而不消耗不必要的电力。
权利要求
1.一种半导体集成电路，其特征在于，备有用于进行数据处理的数据处理部；存储所述数据的存储器；外部端子；以及在第1状态下把所述处理中使用的内部信号和在与所述第1状态不同的第2状态下把恒定值分别传送到所述外部端子上的输出控制部。
2.根据权利要求1中所述的半导体集成电路，其特征在于，所述输出控制部接收所述内部信号和表示所述第1与第2状态中哪一种的输出控制信号；所述第1状态是对所述半导体集成电路的内部操作进行监视的情况，所述第2状态是对所述半导体集成电路的内部操作不需要进行监视的情况。
3.根据权利要求2中所述的半导体集成电路，其特征在于，还备有用于把所述输出控制信号从所述半导体集成电路的外部输入的外部输入端子。
4.根据权利要求2中所述的半导体集成电路，其特征在于，还备有把存储着的值作为所述输出控制信号输出的输出控制信号存储部；通过所述数据处理部的执行，把所述值写入所述输出控制信号存储部中的程序存入所述存储器中。
5.根据权利要求4中所述的半导体集成电路，其特征在于，还备有用于从外部输入允许信号的外部输入端子，而该允许信号用于允许把所述值写入所述输出控制信号存储部；所述数据处理部能够只在从所述外部输入端子送入允许信号的情况下，才把所述值写入所述输出控制信号存储部中。
6.根据权利要求2中所述的半导体集成电路，其特征在于，还备有输出控制信号生成部，该生成部包括熔丝，对应于是否切断了所述熔丝，分别把表示所述第2和第1状态的所述输出控制信号向所述输出控制部输出。
全文摘要
获得抑制耗电的半导体集成电路。当必须在外部对内部信号进行监视时,输出控制电路10从外部端子P1～P5输出与内部信号相同的值。另一方面,在一般用户使用时不需要监视内部信号的情况下,从外部端子P1～P5输出恒定值。这样,因为在不需要监视内部信号时向外部输出恒定值,所以能抑制耗电。
文档编号G06F15/78GK1181546SQ97113850
公开日1998年5月13日 申请日期1997年6月27日 优先权日1996年10月30日
发明者有马由纪, 佐藤贡 申请人:三菱电机株式会社