数据存储系统和非信号分析方法
【专利说明】数据存储系统和非信号分析方法
[0001]相关申请的交叉引用
[0002]本申请要求于2013年10月25日提交的韩国专利申请N0.10-2013-0128020的优先权，该申请的主题内容以引用方式并入本文中。
技术领域
[0003]本发明构思整体涉及数据存储系统。更具体地说，本发明构思的一些实施例涉及能够利用协议分析器分析非信号的数据存储系统，同时本发明构思的另一些实施例涉及非信号分析方法。
【背景技术】
[0004]数据存储系统具有多种配置，但通常包括主机和存储装置。在本文的上下文中，可将“存储装置”理解为半导体存储器装置、多个半导体存储器装置的排列、外围装置等。数据存储系统的主机和存储装置这两个主要部件可利用多种标准接口和/或定制接口电连接。
[0005]标准接口通常用于将现代主机与多种存储装置连接，标准接口包括串行ATA(SATA)、通用快闪存储器(UFS)接口、小型计算机小接口(SCSI)、串行连接SCSI (SAS)、嵌入式多媒体(eMMC)接口、通用串行总线(USB)3.0、FC、UHS-1I, Light-peak等。在本文的上下文中，术语“标准接口 ”是指:在主机与存储装置之间实现机械互连和/或电互连的硬件，和/或定义了使得在主机与存储装置之间能够传送数据的命令、指令、定时、信号交换和数据结构的至少一种数据通信协议。
[0006]常规理解的SATA接口可为使得在主机与存储装置之间能够进行串行数据传输的高级ATA接口。在许多重要的应用中，串行数据传输方案优于模拟并行传输方案。因此，SATA接口可用于根据已建立的ATA命令集来将主机与存储装置连接，并使用仅单根信号线来传递数据、地址和/或控制信号。在各种配置中，SATA接口能够使用相对高的时钟频率进行高速数据传输。
[0007]可理解，SATA接口由数据段和电力段构成。数据段包括配置为在主机与存储装置之间传递数据的一根或更多根信号线(以下，称作“数据线”)。数据段可另外被称作“信号段”。在一个特定配置中，数据段包括指定TXP、TXN、RXP和RXN数据线。电力段包括配置为在主机与存储装置之间传递电力的一根或更多根信号线(以下，称作“电力线”)。可提供各种等级的电力，诸如(例如)1.5V、3.0V和/或6.0V。
[0008]除各种电力信号之外，电力段可用于传递所谓的“非信号”。非信号可用于例如管理主机和/或存储装置的电力状态(例如，装置睡眠、休眠或断电信号)。非信号可用作在SATA接口的数据段以外传递的特定类型的数据信号或控制信号。非信号有时可被称作侧信号(side signal)。
【发明内容】
[0009]在一个实施例中，本发明构思提供了一种数据存储系统，该数据存储系统包括:主机，其经数据线和电力线连接至存储装置；以及协议分析器，其被配置为对从存储装置经数据线传递至主机的信号进行分析，其中，主机被配置为经电力线将非信号传递至存储装置，在检测到非信号时，存储装置被配置为将非信号经数据线返回至主机，以及协议分析器还被配置为对经数据线返回至主机的非信号进行分析并提供描绘了返回的非信号的特征的分析结果。
[0010]在另一实施例中，本发明构思提供了一种用于数据存储系统的非信号分析方法，所述数据存储系统包括经数据线和电力线连接至主机的存储装置。该方法包括以下步骤:将非信号从主机经电力线传递至存储装置；检测存储装置中的非信号并将非信号经数据线返回至主机；以及利用协议分析器分析返回的非信号以产生描绘了返回的非信号的特征的分析结果。
[0011]在另一实施例中，本发明构思提供了一种操作SAT数据存储系统的方法，所述SAT数据存储系统包括经SAT线缆连接至主机的存储装置，所述SAT线缆包括数据线和电力线。所述方法包括以下步骤:利用选自所述电力线当中的一根电力线将非信号从主机传递至存储装置；利用存储装置的非信号检测器检测非信号；利用选自所述数据线当中的一根数据线将非信号从存储装置返回至主机；以及利用沿着所述数据线设置的协议分析器来对返回的非信号进行分析以产生描绘了返回的非信号的特征的分析结果。
【附图说明】
[0012]从以下结合附图的描述中，上述及其它目的和特点将变得清楚，其中，除非另外指明，否则相同的附图标记在不同的附图中始终指代相同的部分，其中:
[0013]图1是示出根据本发明构思的实施例的数据存储系统的框图；
[0014]图2是进一步示出一个示例中的用于图1的数据存储系统的接口的框图；
[0015]图3是示出包括被配置为对在图2的数据存储系统中传递的特定信号进行分析的协议分析器的框图；
[0016]图4是示出由图3的协议分析器提供的示例性分析结果的一组表；
[0017]图5是列出一个示例中的通过图2和图3的电力线传递的信号的性质的表；
[0018]图6是示出根据本发明构思的另一实施例的数据存储系统的框图；
[0019]图7是示出能够根据图6的SATA接口示例进行操作的SATA数据存储系统的框图；
[0020]图8是示出可用于管理图7的SATA存储系统的功耗的多个电力状态的状态图；
[0021]图9和图10分别是示出利用图7的SATA存储系统的电力段在主机与存储装置之间进行的特定示例性信号交换的概念图；
[0022]图11是总结了在一个示例中可由图7的SATA存储系统使用的非信号分析方法的流程图；
[0023]图12是示出用于图7的SATA存储系统的差分信号传送方法的时序图；以及
[0024]图13是总结了在另一示例中操作图7的SATA存储系统的方法的流程图。
【具体实施方式】
[0025]现在将参照附图更加详细地描述本发明构思的实施例。然而，本发明构思可按照许多不同的形式实现，并且不应构造为仅限于示出的实施例。相反，提供这些实施例作为示例以使得本公开将是彻底和完整的，并且将把本发明构思的观念完全传递给本领域技术人员。除非另外指明，否则在整个附图和撰写的说明书中，相同的附图标记和符号用于指代相同或相似的元件。
[0026]应该理解，虽然本文中可使用术语“第一”、“第二”、“第三”等来描述各个元件、组件、区、层和/或部分，但是这些元件、组件、区、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区、层或部分与另一元件、组件、区、层或部分区分开。因此，下面讨论的第一元件、组件、区、层或部分可被称作第二元件、组件、区、层或部分，而不脱离本发明构思的教导。
[0027]本文所用的术语仅是为了描述特定实施例，而不旨在限制本发明构思。如本文所用，除非上下文另有明确指定，否则单数形式“一个”、“一”也旨在包括复数形式。还应该理解，术语“包括”当用于本说明书中时，指明了存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。如本文所用，术语“和/或”包括相关所列项的一个或多个的任意和所有组合。另夕卜，术语“示例性”旨在意指示例或示出。
[0028]应该理解，当元件或层被称作“位于”另一元件或层“上”、“连接至”、“耦接至”或“邻近于”另一元件或层时，其可直接位于另一元件或层上、直接连接至、耦接至或相邻于另一元件或层，或者可存在中间元件或层。相反，当元件被称作“直接位于”另一元件或层“上”、“直接连接至”、“直接耦接至”或“紧接邻近于”另一元件或层时，不存在中间元件或层。
[0029]除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员之一通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的那些术语应该被解释为具有与它们在相关技术和/或当前说明书的上下文中的含义一致的含义，而不应该按照理想化地或过于正式的含义解释它们。
[0030]图1是示出根据本发明构思的实施例的存储系统的框图。参照图1，存储系统1000包括主机1100和存储装置1200。主机1100包括主机接口 1101，其被配置为便于与包括装置接口 1201的存储装置1200进行数据交换。
[0031]在图1的实施例中，主机接口 1101和装置接口 1201经数据线DIN和DOUT和电力线PWR连接，数据线DIN和DOUT交换数据和/或相关地址、控制信号，电力线PWR将电源电压提供至存储装置1200。因此，主机接口 1101和装置接口 1201可经由根据上面示出的标准接口之一所实现的高速串行接口来进行通信。
[0032]在主机1100的相关部分中包括应用1110、装置驱动器1120、主机控制器1130和缓冲存储器1140。应用1110可为主机1100能够执行的各种应用程序之一。装置驱动器1120可用于驱动存储装置1200的操作。在本发明构思的特定实施例中，可利用硬件、软件和/或固件一体地或分部分地实现应用1110和/或装置驱动器1120。
[0033]主机控制器1130可用于控制主机1100的整体操作。在操作中，主机控制器1130响应于装置驱动器1120发出的写请求来将存储在(例如)缓冲存储器1140中的数据经主机接口 1101提供给存储装置1200。可替换地，在接收到读请求时，主机控制器1130可将读命令经由主机接口 1101提供至存储装置1200，然后主机控制器1130可接收从存储装置1200中找回的数据。
[0034]缓冲存储器1140可用作主机1100中的主存储器或高速缓冲存储器，或者用作暂时存储将被提供至存储装置1200的数据的存储器。缓冲存储器1140还可用作驱动存储器，以驱动诸如应用1110之类的软件和/或装置驱动器1120。
[0035]存储装置1200经装置接口 1201连接至主机1100，并且在相关部分中，其包括非易失性存储器1210、装置控制器1230和缓冲存储器1240。
[0036]非易失性存储器1210可包括闪速存储器、MRAM、PRAM、FeRAM等。装置控制器1230可用于在(例如)写、读和擦除等操作中控制非易失性存储器1210的整体操作。装置控制器1230可用于经地址总线和/或数据总线与非易失性存储器1210或缓冲存储器1240交换数据。