端和电容Cl的正极均与所述复位端子相连；所述电阻R2的另一端与复位按键开关K的一端相连；所述复位按键开关K的另一端和电容Cl的负极均接地。
[0023]该复位电路的工作过程如下:
1、在系统接电后，电源正极输出3.3V电压，经过Rl给Cl充电，此时复位端子RESET上得到低电平，经过一段时间后，Cl被充满，复位端点RESET电平升高，最后稳定在高电平，完成上电复位过程。
[0024]2、按下复位按键开关K时，开关闭合，Cl经过R2放电到地，复位端子RESET被瞬间拉到低电平，当复位按键开关K打开后，Cl再次通过Rl充电，经过一段时间后稳定到高电平，完成手动复位过程。
[0025]如图2所示，本实施例FPGA芯片的顶层模块包括FC模块部分1、数据缓存部分2和PC1-E部分3 ;所述PC1-E部分包括PC1-E EP (PC1-E端点)、DMA (直接内存存取)控制器、寄存器和GTP (高速串行收发器);所述PC1-E EP通过所述GTP与所述PC1-E总线连接；所述DMA控制器与所述寄存器连接；如此，基于此，本发明的通讯板卡能够实现PCIe总线的EndPoint以及DMA的功能，完成与主机PCIe总线的数据交互。
[0026]所述数据缓存部分包括FC通道接口控制模块，所述FC通道接口控制模块与用户接口连接，所述FC通道接口控制模块通过Tx缓冲模块读取来自所述DMA控制器的信息并将该信息传递给所述用户接口，所述FC通道接口控制模块通过Rx缓冲模块读取来自所述用户接口的信息并将该信息传递给所述DMA控制器。Rx缓冲模块和Tx缓冲模块，能够暂时缓存上下行数据，防止数据丢失，有效保证数据传输的完整性。
[0027]所述FC模块部分包括MAC (媒体接入控制)模块、用户接口、管理接口、信用管理模块和链路控制模块；所述用户接口、信用管理模块和所述链路控制模块均与所述MAC模块连接；所述管理接口与所述寄存器连接；所述链路控制模块通过GTP连入FC总线。FC模块主要负责数据编解码和光电信号的转换，并且能够配合通过所述的DMA控制器对数据传输进行适应性管控，实现与PC1-E总线的数据功能互补，保证传输数据的正确率前提下实现数据传输速率的提升。
[0028]在本实施例中，每个所述DMA控制器通过两个数据缓存部分分别与两个FC模块部分相连；每个数据缓存部分仅以一个FC模块部分作为对象进行数据缓存。DMA控制器能够处理两个FC模块的数据，保证了处理速率，提高了数据传输速率，而每个FC模块都有专用数据缓存部分，数据不会混淆，保证了数据传输准确率。所述PC1-E总线为4位总线，该PC1-E总线通过两个GTP与所述PC1-E EP连接。如此，本通讯板卡在不占用过多的总线资源情况下即实现数据的高速传输。
[0029]本通讯板卡的工作过程如下:
数据发送过程
1、通讯板卡进行初始化，根据配置芯片的设置完成基于光纤通道协议的速率与发送配置；
2、计算机终端通过PC1-E总线将与发送数据传递给PC1-EEP ；
3、所述DMA控制器辅助处理上述发送数据，并即时处理该发送数据在在寄存器上的存储状态，将该发送数据通过Tx信号缓冲模块处理后通过接口控制和用户接口传递给FC模块的MAC进行信号处理，而后通过链路控制模块将该处理后数据传输至FC总线上，从而完成数据的传输。
[0030]数据接收过程
1、通讯板卡进行初始化，根据配置芯片的设置完成基于光纤通讯协议的速率与接收配置；
2、FC模块接收来自FC总线的串行数据，并经过的链路控制模块和MAC处理后将其传递给数据缓冲部分，该数据经过Rx信号缓冲模块处理后传递给DMA控制器，该DMA控制器根据即时情况将该信号暂存至寄存器或者传递至PC1-E EP, PC1-E EP通过GTP将数据传递至PC1-E总线，完成数据接收的作用。
[0031 ] 本发明中采用DMA控制器和PC1-E EP对整个数据的传输过程进行了辅助，解决了FC总线与PC1-E总线之间数据转换不及时的缺点的，保证数据完整的情况下，大大提高了传输速率。对于能够支持最高4.25Gbps的传输速率，最远距离达到15km的光纤协议通道，提升了其与计算机终端之间数据传输速度15%。
[0032]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种基于PC1-E接口的FC-AE-ASM通信板卡，其特征在于，包括FPGA芯片、DDR2模块、电源管理模块、光收发模块、可编程时钟和配置芯片； FPGA芯片的存储控制信号输入输出端连接DDR2模块的存储控制信号输出输入端；FPGA芯片的传输数据输入输出端与光收发模块的数据输出输入端连接，FPGA芯片与PC1-E总线接口连接；所述电源管理模块的输入与所述PC1-E总线接口连接；所述FPGA芯片的时钟输入还与可编程时钟连接；所述FPGA芯片与所述配置芯片连接； 所述电源管理模块的输入电压为3.3V，且该电源管理模块设有电压分别为1.0V、1.2V、1.8V和2.5V的至少四种电压输出。2.根据权利要求1所述的基于PC1-E接口的FC-AE-ASM通信板卡，其特征在于，所述FPGA芯片的顶层模块包括FC模块部分、数据缓存部分和PC1-E部分； 所述PC1-E部分包括PC1-E EP、DMA控制器、寄存器和GTP ;所述PC1-E EP通过所述GTP与所述PC1-E总线连接；所述DMA控制器与所述寄存器连接； 所述数据缓存部分包括FC通道接口控制模块，所述FC通道接口控制模块与用户接口连接，所述FC通道接口控制模块通过Tx缓冲模块读取来自所述DMA控制器的信息并将该信息传递给所述用户接口，所述FC通道接口控制模块通过Rx缓冲模块读取来自所述用户接口的信息并将该信息传递给所述DMA控制器； 所述FC模块部分包括MAC模块、用户接口、管理接口、信用管理模块和链路控制模块；所述用户接口、信用管理模块和所述链路控制模块均与所述MAC模块连接；所述管理接口与所述寄存器连接；所述链路控制模块通过GTP连入FC总线。3.根据权利要求2所述的基于PC1-E接口的FC-AE-ASM通信板卡，其特征在于，每个所述DMA控制器通过两个数据缓存部分分别与两个FC模块部分相连；每个数据缓存部分仅以一个FC模块部分作为对象进行数据缓存。4.根据权利要求3所述的基于PC1-E接口的FC-AE-ASM通信板卡，其特征在于，所述PC1-E总线为4位总线，该PC1-E总线通过两个GTP与所述PC1-E EP连接。5.根据权利要求1所述的基于PC1-E接口的FC-AE-ASM通信板卡，其特征在于，所述DDR2模块的SDRAM芯片，单片大小为512M，数据总线宽度为16位，两片合成32位数据线后使用，该芯片为Micron公司的MT47H128M16HG-3。6.根据权利要求1所述的基于PC1-E接口的FC-AE-ASM通信板卡，其特征在于，所述FPGA芯片还连接有复位电路；所述复位电路包括电阻R1、电阻R2、复位按键开关K、电容Cl、二极管VD和与FPGA芯片的复位接口相连复位端子； 所述二极管VD的负极和所述电阻Rl的一端均与供电电源正极相连；所述电阻Rl的另一端、二极管VD的正极、电阻R2的一端和电容Cl的正极均与所述复位端子相连；所述电阻R2的另一端与复位按键开关K的一端相连；所述复位按键开关K的另一端和电容Cl的负极均接地。
【专利摘要】本发明公开了一种基于PCI-E接口的FC-AE-ASM通信板卡，包括FPGA芯片、DDR2模块、电源管理模块、光收发模块、可编程时钟和配置芯片;FPGA芯片的存储控制信号输入输出端连接DDR2模块的存储控制信号输出输入端；FPGA芯片的传输数据输入输出端与光收发模块的数据输出输入端连接，FPGA芯片与PCI-E总线接口连接；所述电源管理模块的输入与所述PCI-E总线接口连接；所述FPGA芯片的时钟输入还与可编程时钟连接；所述FPGA芯片与所述配置芯片连接。采用上述技术方案后，本发明与现有技术相比具有以下有益效果：对于能够支持最高4.25Gbps的传输速率，最远距离达到15km的光纤协议通道，提升了其与计算机终端之间数据传输速度15%。
【IPC分类】G06F13/42
【公开号】CN104991880
【申请号】CN201510298319
【发明人】刘晨, 杨雨, 陈哲, 韩子壬
【申请人】北京浩正泰吉科技有限公司
【公开日】2015年10月21日
【申请日】2015年6月3日