平信号所属类型包括:高电平、低电平。
[0035]步骤302:所述组合逻辑电路根据所述逻辑电平信号所属类型，对P沟道开关电路Ql即PMOS(Ql)、P沟道开关电路Q2即PMOS (Q2)的工作状态进行控制。
[0036]进一步地，所述PMOS (Ql)的D极与所述PMOS (Q2)的G级相连。
[0037]进一步地，通过所述PMOS(Ql)的G极获取输入的逻辑电平信号；其中，所述输入的逻辑电平信号由管理芯片提供。
[0038]进一步地，所述PMOS (Ql)的S极与预设电压的电源设备相连接；所述PMOS (Ql)的D极通过电阻Rl接地。
[0039]进一步地，通过所述PMOS (Ql)的D极向所述PMOS (Q2)的G极输出逻辑电平信号。
[0040]进一步地，所述PMOS (Q2)的S极与预设电压的电源设备相连接；所述PMOS (Q2)的D极通过电阻R2接地且所述PMOS (Q2)的D极作为所述组合逻辑电路的总输出端。
[0041]进一步地，若所述逻辑电平信号所属类型为高电平时，所述PMOS(Ql)截止，所述PMOS (Ql)的D极通过电阻Rl接地，所述PMOS (Q2)导通且所述PMOS (Q2)的D极输出高电平也即所述组合逻辑电路输出高电平。
[0042]进一步地，若所述逻辑电平信号所属类型为低电平时，所述PM0S(Q2)处于截止状态，所述PMOS (Q2)的D极通过电阻R2接地，输出低电平。
[0043]本发明还提供了一种电平信号控制系统，包括上述一个或多个所述的组合逻辑电路、背板、功能模块；其中，各个组合逻辑电路的输出端直接连接在一起并通过所述背板与所述功能模块相连接。
[0044]通过以下方案:一个或多个组合逻辑电路分别获取输入的逻辑电平信号，并确定逻辑电平信号所属类型；所述组合逻辑电路根据所述逻辑电平信号所属类型，对位于所述组合逻辑电路中的P沟道开关电路Ql即PMOS(Ql)、P沟道开关电路Q2即PMOS (Q2)的工作状态进行控制；实现了两个PMOS进行两次电平翻转，保证了输出与输入电平的一致。
[0045]通过以下方案:一种电平信号控制系统，包括一个或多个上述所述的组合逻辑电路、背板、功能模块；其中，各个组合逻辑电路的输出端直接连接在一起并通过所述背板与所述功能模块相连接；能够将两个或多个输出直接线性相连实现或逻辑。
[0046]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种电平信号控制方法，其特征在于，包括以下步骤: 一个或多个组合逻辑电路分别获取输入的逻辑电平信号，并确定逻辑电平信号所属类型； 所述组合逻辑电路根据所述逻辑电平信号所属类型，对位于所述组合逻辑电路中的P沟道开关电路Ql即PMOS(Ql)、P沟道开关电路Q2即PMOS (Q2)的工作状态进行控制。2.根据权利要求1所述的方法，其特征在于，所述组合逻辑电路根据所述逻辑电平信号所属类型，对位于所述组合逻辑电路中的PMOS(Ql)、PM0S(Q2)的工作状态进行控制的过程为: 若所述逻辑电平信号所属类型为高电平时，所述PMOS (Ql)截止，所述PMOS (Ql)的D极通过电阻Rl接地，所述PMOS (Q2)导通且所述PMOS (Q2)的D极输出高电平。3.根据权利要求1所述的方法，其特征在于，所述组合逻辑电路根据所述逻辑电平信号所属类型，对位于所述组合逻辑电路中的PMOS(Ql)、PM0S(Q2)的工作状态进行控制的过程为: 若所述逻辑电平信号所属类型为低电平时，所述PM0S(Q2)处于截止状态，所述PMOS (Q2)的D极通过电阻R2接地，输出低电平。4.根据权利要求1所述的方法，其特征在于，所述PMOS(Ql)的D极与所述PMOS (Q2)的G级相连；通过所述PMOS(Ql)的D极向所述PMOS(Q2)的G极输出逻辑电平信号。5.根据权利要求1所述的方法，其特征在于，所述PMOS(Ql)的S极与预设电压的电源设备相连接；所述PMOS (Ql)的D极通过电阻Rl接地。6.根据权利要求1所述的方法，其特征在于，所述PMOS(Q2)的S极与预设电压的电源设备相连接；所述PMOS (Q2)的D极通过电阻R2接地且所述PMOS (Q2)的D极作为所述组合逻辑电路的总输出端。7.—种组合逻辑电路，其特征在于，包括P沟道开关电路Ql即PMOS(Ql)、P沟道开关电路Q2即PMOS (Q2);其中，所述PMOS(Ql)与所述PMOS (Q2)相连。8.根据权利要求7所述的组合逻辑电路，其特征在于，所述PMOS(Ql)的D极与所述PMOS (Q2)的G级相连。9.根据权利要求7所述的组合逻辑电路，其特征在于，所述PMOS(Ql)的S极与预设电压的电源设备相连接；所述PMOS(Ql)的D极通过电阻Rl接地。 所述PMOS (Q2)的S极与预设电压的电源设备相连接；所述PMOS (Q2)的D极通过电阻R2接地且所述PMOS (Q2)的D极作为所述组合逻辑电路的总输出端。10.一种电平信号控制系统，其特征在于，包括一个或多个如权利要求7-9任一项所述的组合逻辑电路、背板、功能模块；其中，各个组合逻辑电路的输出端直接连接在一起并通过所述背板与所述功能模块相连接。
【专利摘要】本发明提供一种电平信号控制方法、系统及组合逻辑电路，上述方法包括以下步骤：一个或多个组合逻辑电路分别获取输入的逻辑电平信号，并确定逻辑电平信号所属类型；所述组合逻辑电路根据所述逻辑电平信号所属类型，对位于所述组合逻辑电路中的P沟道开关电路Q1即PMOS(Q1)、P沟道开关电路Q2即PMOS(Q2)的工作状态进行控制；实现了两个PMOS进行两次电平翻转，保证了输出与输入电平的一致。
【IPC分类】H03K19/0185, G06F1/26
【公开号】CN105159427
【申请号】CN201510481831
【发明人】赵现普
【申请人】浪潮(北京)电子信息产业有限公司
【公开日】2015年12月16日
【申请日】2015年8月3日