点架构，系统可实 现多点总线或其它这样的架构。
[0116] 现在参考图15,其示出根据本发明的实施例的第二更具体的示例性系统1500的 方框图。图14-15中的相似元件具有相似的参考数字，且图14的某些方面从图15省略，以 便避免使图15的其它方面难理解。
[0117] 图15示出处理器1470、1480可分别包括集成存储器和I/O控制逻辑（"CL") 1472 和1482。因此，CL1472、1482包括集成存储器控制器单元并包括I/O控制逻辑。图15示出 不仅存储器1432、1434耦合到CL1472、1482,而且I/O设备1514也耦合到控制逻辑1472、 1482。旧有I/O设备1515耦合到芯片组1490。
[0118] 现在参考图16,其示出根据本发明的实施例的SoC1600的方框图。在图12中的 相似元件具有相似的参考数字。此外，虚线框是在更高级的SoC上的可选特征。在图16中， 互连单元1602耦合到：包括一组一个或多个核心202A-N和共享高速缓存单元1206的应用 处理器1610 ;系统代理单元1210 ;总线控制器单元1216 ;集成存储器控制器单元1214 ;可 包括集成图形逻辑、图像处理器、音频处理器和视频处理器的一组或一个或多个协处理器 1620 ;静态随机存取存储器（SRAM)单元1630 ;直接存储器存取（DMA)单元1632 ;以及用于 耦合到一个或多个外部显示器的显示单元1640。在一个实施例中，协处理器1620包括专用 处理器，例如网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、嵌入式处理器等。
[0119] 本文公开的机制的实施例可在硬件、软件、固件或这样的实现方法的组合中实现。 本发明的实施例可被实现为在包括至少一个处理器、存储系统（包括易失性和/或非易失 性存储器和/或存储元件）、至少一个输入设备和至少一个输出设备的可编程系统上执行 的计算机程序或程序代码。
[0120] 程序代码，例如图14所示的代码1430可应用于输入指令以执行本文所述的功能 并产生输出信息。输出信息可以用已知的方式应用于一个或多个输出设备。为了这个申请 的目的，处理系统包括具有处理器（例如数字信号处理器（DSP)、微控制器、专用集成电路 (ASIC)或微处理器）的任何系统。
[0121] 程序代码可以用高级过程或面向对象的编程语言来实现以与处理系统通信。如果 需要，程序代码也可以用汇编或机器语言来实现。事实上，本文所述的机制在范围上不限于 任何特定的编程语言。在任何情况下，语言可以是编译或解释语言。
[0122] 至少一个实施例的一个或多个方面可由存储在代表在处理器内的各种逻辑的机 器可读介质上的代表性指令实现，指令当被机器读取时使机器制造执行本文所述的技术的 逻辑。被称为"IP核心"的这样的代表可存储在有形机器可读介质上并被提供到各种消费 者或制造设施以装入实际上制造逻辑或处理器的制造机器内。
[0123] 这样的机器可读存储介质可没有限制地包括由机器或设备制造或形成的物品的 非暂时有形布置，包括存储介质例如硬盘、任何其它类型的磁盘，包括软盘、光盘、光盘只读 存储器（CD-ROM)、可重写光盘（CD-RW)和磁光盘、半导体设备例如只读存储器（R0M)、随机 存取存储器（RAM)例如动态随机存取存储器（DRAM)、静态随机存取存储器（SRAM)、可擦 除可编程只读存储器（EPROM)、闪存、电可擦除可编程只读存储器（EEPR0M)、相变存储器 (PCM)、磁卡或光卡或适合于存储电子指令的任何其它类型的介质。
[0124] 对应地，本发明的实施例还包括包含指令或包含设计数据（例如硬件描述语言 (HDL))的非暂时有形机器可读介质，其定义本文所述的结构、电路、装置、处理器和/或系 统特征。这样的实施例也可被称为程序产品。仿真（包括二进制翻译、代码变形等）
[0125] 在一些情况下，指令转换器可用于将指令从源指令集转换成目标指令集。例如，指 令转换器可将指令翻译（例如使用静态二进制翻译、动态二进制翻译，包括动态编译）、变 形、仿真或转换成由核心处理的一个或多个其它指令。指令转换器可在软件、硬件、固件或 其组合中实现。指令转换器可以在处理器上、处理器外或部分在处理器上和部分在处理器 外。
[0126] 图17是根据本发明的实施例的对照将源指令集中的二进制指令转换成目标指令 集中的二进制指令的软件指令转换器的使用的方框图。在所示实施例中，指令转换器是软 件指令转换器，虽然可选地，指令转换器可在软件、固件、硬件或其各种组合中实现。图17 示出用高级语言1702的程序可使用x86编译器1704来编译以产生可本机地由具有至少一 个x86指令集核心1716的处理器执行的x86二进制代码1706。具有至少一个x86指令集 核心1716的处理器代表可执行与具有至少一个x86指令集核心的英特尔处理器实质上相 同的功能的任何处理器，是通过兼容地执行或处理（1)英特尔x86指令集核心的指令集的 实质的部分或（2)以在具有至少一个x86指令集核心的英特尔处理器上运行为目标的应用 或其它软件的对象代码版本，以便实现与具有至少一个x86指令集核心的英特尔处理器实 质上相同的结果。x86编译器1704代表可操作来产生可在有或没有额外的连接处理的情况 下在具有至少一个x86指令集核心1716的处理器上执行的x86二进制代码1706 (例如对 象代码）的编译器。类似地，图17示出可使用可选的指令集编译器1708来编译以产生可 本机地由没有至少一个x86指令集核心1714的处理器（例如具有执行MIPSTechnologies ofSunnyvale,CA的MIPS指令集和 / 或执行ARMHoldingsofSunnyvale,CA的ARM指令 集的核心的处理器）执行的可选的指令集二进制代码1710的用高级语言1702的程序。指 令转换器1712用于将x86二进制代码1706转换成可本机由没有x86指令集核心1714的 处理器执行的代码。这个所转换的代码不太可能与可选的指令集二进制代码1710相同，因 为有此能力的指令转换器难以制造；然而，所转换的代码将实现一般操作并由来自可选的 指令集的指令构成。因此，指令转换器1712代表软件、固件、硬件或其组合，其通过仿真、模 拟或任何其它过程允许处理器或没有x86指令集处理器或核心的其他电子设备执行x86二 进制代码1706。
[0127] 在图1-2的任一个中也可以可选地使用为图3-4的任一个描述的部件、特征和细 节。在图1-4的任一个中也可以可选地使用为图5-9的任一个描述的部件、特征和细节。而 且，在本文所述的任何方法中也可以可选地使用在本文为任何处理器或指令处理装置描述 的部件、特征和细节，这些方法在实施例中可由这样的处理器或装置执行和/或用这样的 处理器或装置执行。
[0128] 在描述和权利要求中，使用术语"耦合"和/或"连接"连同其衍生词。应当理解这 些术语不旨在作为彼此的同义词。更确切地，在特定的实施例中，"连接"可用于指示两个或 更多个元件彼此直接物理或电接触。"耦合"可意指两个或更多个元件直接物理或电接触。 然而，"耦合"也可意指两个或更多个元件彼此不直接接触，但仍然彼此协作或交互作用。例 如，存储器访问单元可通过一个或多个介入部件与一组寄存器和/或解码单元耦合。在附 图中，箭头用于显示耦合。
[0129] 在描述和权利要求中，可能使用术语"逻辑"。如在本文使用的，逻辑可包括硬件、 固件、软件或其各种组合。逻辑的示例包括集成电路、专用集成电路、模拟电路、数字电路、 编程逻辑设备、包括指令的存储器设备等。在一些实施例中，硬件逻辑可包括晶体管和/或 门，可能连同其它电路部件。
[0130] 在上面的描述中，阐述了特定的细节以便提供对实施例的彻底理解。然而，其它实 施例可在没有这些特定细节的情况下被实施。本发明的范围不应由上面提供的特定示例确 定，而只由下面的权利要求确定。在其它实例中，以方框图形式或没有详细地示出公知的电 路、结构、设备和操作以便避免使描述的理解模糊。在多个部件被示出和描述的场合，在一 些情况下，这些多个部件可合并到一个部件内。在单个部件被示出和描述的场合，在一些情 况下，这个单个部件可分成两个或更多个部件。
[0131] 描述了各种操作和方法。在相对基本的形式中在流程图中描述了一些方法，但操 作可以可选地被添加到方法和/或从方法移除。此外，虽然流程图示出根据示例实施例的 操作的特定顺序，那个特定的顺序是示例性的。可选的实施例可以可选地以不同的顺序执 行操作，组合某些操作，使某些操作重叠，等等。
[0132] 某些操作可由硬件部件执行，或可体现在机器可执行或电路可执行指令中，这些 指令可用于使和/或导致使用指令编程的机器、电路或硬件部件（例如处理器、处理器的部 分、电路等）执行操作。操作也可以可选地由硬件和软件的组合执行。处理器、机器、电路 或硬件可包括特定的或特有的电路或可操作来执行和/或处理指令并响应于指令而存储 结果的其它逻辑（例如可能与固件和/或软件组合的硬件）。
[0133] -些实施例包括制品（例如计算机程序产品），其包括机器可读介质。介质可包括 提供例如存储机器可读的形式的信息的机制。机器可读介质可提供或在其上存储有指令或 指令的序列，其如果和/或当被机器执行时可操作来使机器执行和/或导致机器执行本文 所公开的一个或多个操作、方法或技术。机器可读介质可提供例如存储在本文公开的指令 的一个或多个实施例。
[0134] 在一些实施例中，机器可读介质可包括有形和/或非暂时机器可读存储介质。 例如，有形和/或非暂时机器可读存储介质可包括软盘、光学存储介质、光盘、光学数据 存储设备、CD-ROM、磁盘、磁光盘、只读存储器（ROM)、可编程ROM(PR0M)、可擦除和可编程 ROM(EPROM)、电可擦除和可编程ROM(EEPR0M)、随机存取存储器（RAM)、静态RAM(SRAM)、动 态RAM(DRAM)、闪存、相变存储器、相变数据存储材料、非易失性存储器、非易失性数据存储 设备、非暂时存储器、非暂时数据存储设备等。非暂时机器可读存储介质不由暂时传播信号 组成。在另一实施例中，机器可读介质可包括暂时机器可读通信介质，例如电、光、声或其它 形式的传播信号，例如载波、红外信号、数字信号等。
[0135] 适当的机器的示例包括但不限于通用处理器、专用处理器、指令处理装置、数字逻 辑电路、集成电路等。适当的机器的又一些其它示例包括计算设备和合并这样的处理器、指 令处理装置、数字逻辑电路或集成电路的其它电子设备。这样的计算设备和电子设备的示 例包括但不限于台式计算机、膝上型计算机、笔记本计算机、平板计算机、上网本计算机、智 能电话、服务器、网络设备（例如路由器和交换机）、移动互联网设备（MID)、媒体播放器、智 能电视机、上网机、机顶盒和视频游戏控制器。
[0136] 在整个这个说明书中对" 一个实施例"、"实施例"、" 一个或多个实施例"、" 一些实 施例"的提及例如指示特定的特征可被包括在本发明的实践中，而不一定需要是这样。类似 地，在描述中，为了使本公开合理化并帮助理解各种创造性方面的目的，各种特征有时在单 个实施例、附图或其描述中被集中在一起。然而，公开的这个方法并不应被解释为反映本发 明需要比在每一个权利要求中明确列举的更多的特征的意图。更确切地，如下面的权利要 求反映的，创造性方面在于少于单个所公开的实施例的所有特征。因此，在【具体实施方式】之 后的权利要求特此明确地合并到这个【具体实施方式】内，每一个权利要求独立地作为本发明 的单独的实施例。
[0137] 示例实施例
[0138] 下面的示例涉及另外的实施例。可在一个或多个实施例中的任何地方使用在示例 中的细节。
[0139] 示例1是包括多个N位寄存器的处理器。处理器还包括接收多寄存器存储器访问 指令的解码单元。多寄存器存储器访问指令指示存储器单元并指示寄存器。处理器还包括 与解码单元和与多个N位寄存器耦合的存储器访问单元。存储器访问单元响应于多寄存器 存储器访问指令而执行多寄存器存储器访问操作。多寄存器存储器访问操作涉及在包括所 指示的寄存器的多个N位寄存器的每一个中的N位数据。多寄存器存储器访问操作也涉及 对应于所指示的存储器单元的存储器的MxN位线的不同的对应N位部分。可选地，在多寄 存器存储器访问操作中涉及的多个N位寄存器中的N位数据的位的总数等于存储器的线的 MxN位的至少一半。
[0140] 示例2包括示例1的处理器，且可选地其中存储器访问单元执行操作，其中在多寄 存器存储器访问操作中涉及的多个N位寄存器中的N位数据的位的总数等于存储器的线的 MxN位的全部。
[0141] 示例3包括示例1的处理器，且可选地其中存储器访问单元执行操作，其中在多寄 存器存储器访问操作中涉及的多个N位寄存器中的N位数据的位的总数等于至少256位。
[0142] 示例4包括示例3的处理器，且可选地其中存储器访问单元执行操作，其中在多寄 存器存储器访问操作中涉及的多个N位寄存器中的N位数据的位的总数等于至少512位。
[0143] 示例5包括任何前述示例的处理器，且可选地其中存储器访问单元执行涉及在至 少三个N位寄存器的每一个中的N位数据的操作。
[0144] 示例6包括任何前述示例的处理器，且可选地其中存储器访问单元执行涉及在至 少四个N位寄存器的每一个中的N位数据的操作。
[0145] 示例7包括示例1的处理器，且可选地其中存储器访问单元执行涉及在至少四个 128位寄存器的每一个中的128位数据以及至少512位的存储器的线的不同的对应128位 部分的操作。
[0146] 示例8包括示例1的处理器，且可选地其中存储器访问单元执行涉及在至少两个 256位寄存器的每一个中的256位数据以及至少512位的存储器的线的不同的对应256位 部分的操作。
[0147] 示例9包括示例1-8中的任一个的处理器，且可选地其中处理器包括精简指令集 计算（RISC)处理器，且其中多寄存器存储器访问指令包括多寄存器从存储器装入指令，且 其中存储器访问单元响应于多寄存器从存储器装入指令将存储器的MxN位线的不同的N位 部分装入在多个N位寄存器的每一个中。可选地，从存储器的MxN位线装入在多个N位寄 存器中的不同的N位部分的位的总数等于存储器的线的MxN位的至少一半。
[0148] 示例10包括示例9的处理器，且可选地其中存储器访问单元将至少512位的存储 器的线的不同的128位部分装入在至少四个128位寄存器的每一个中。