专利名称：一种多端口寄存器堆存储单元及其布局布线方法
技术领域：
本发明属于集成电路存储单元设计技术领域，具体涉及一种寄存器堆和随机静态存储单元。
背景技术：
寄存器堆是处理器中第一级存储单元，它要求面积小，速度快，功耗小。寄存器堆的速度及功耗对处理器的性能起着决定性作用。随着工艺的发展，处理器的工作频率越来越高，这对寄存器文件的工作频率和功耗提出了极大的要求。图1展示了传统的6管寄存器堆存储单元的电路结构图。PMOS管100、101和NMOS 管102、103构成了相互耦合的反相器，形成存储节点150和151，用于存储一位二进制数。 NMOS管104和105为存取晶体管，其栅端连接字线WL，源端连接位线BL和BLB，漏端分别和存储节点151、151相连，可以写入或读出一组数据。在读操作时，由于没有隔离管，所以位线上的电压可能会影响存储的数据，造成读破坏。另外，该存储单元只能支持单端口的读写，这对具有超标量、流水线等功能的处理器形成了瓶颈。在多端口寄存器堆存储单元的设计中，增加的读端口数对存储单元的稳定性提出了更高的要求，而传统的存储单元，随着端口数增加，稳定性变差，所以需要设计一种应用于多端口寄存器堆，具有极小面积并且稳定的存储单元。
发明内容
本发明的目的在于提供一种多端口寄存器堆存储单元及其布局布线方法。本发明提出的寄存器堆存储单元，由16个NMOS管和2个PMOS管构成，其中4个 NMOS管和2个PMOS管构成耦合的反相器，形成真存储节点和伪存储节点；写端口共有2个， 每个写端口均由2个NMOS写存取管构成，这2个NMOS管的源端连接两条写位线，漏端分别连接真存储和伪存储节点，栅端连接同一条写字线；读端口共有四个，每个端口均由一个 NMOS读存取管和一个NMOS读隔离管构成，读存取管的源端连接读位线，漏端和读隔离管的漏端相连，栅端和读字线相连，读隔离管的源端和地线VSS相连，其栅端和真存储节点或伪存储节点相连。本发明提出的上述寄存器堆存储单元的布局布线方法，包括下列步骤提供对应于所述寄存器堆存储单元的具有N阱，多晶硅层，有源区层，通孔CT，接触孔1 (VIAl)和金属层1 (M1)，在垂直方向上形成地线VSS的版图；在上述版图上布接触孔2 (VIA2)和金属层2 (M2)，在水平方向上形成写字线和电源线VDD;在上述版图上布接触孔3 (VIA3)和金属层3 (M3)，在垂直方向上形成位线；在上述版图上布触孔4 (VIA4)和金属层4 (M4)，在水平方向上形成读字线。根据本发明的布局布线方法，同一行存储单元可共享读晶体管的栅端。根据本发明的布局布线方法，同一列存储单元可共享读晶体管和写晶体管的源端。
根据本发明的布局布线方法，读字线和写字线处于不同金属层。根据本发明的寄存器堆存储单元，具有上下对称和左右对称的结构。本发明通过将构成耦合反相器的晶体管由4个变成6个，极大化缩小了存储单元的面积，并且提高了稳定性。面积的减小又缩小了位线和字线的电容，进而有效减小整个寄存器堆的功耗，提高了性能。与现有的方法相比，本发明提供的寄存器堆存储单元及其布局布线方法，不但减小了由于通孔过多引入的额外电容电阻，而且可有效减小面积。不同的字线位于不同层，可有效降低由于字线数目过多导致单元面积增大的问题。
图1是传统的6管存储单元的电路图。图2是改进的18管多端口寄存器堆存储单元电路图。图3是图2所示的单元的N阱、有源区、多晶硅层、CT、M1的版图。图4是在图3所示的版图上布好VIAl、M2的版图。图5是在图4所示的版图上布好VIA3、M3的版图。图6是在图5所示的版图上布好VIA4、M4的版图。图7是同一列存储单元共享读写晶体管漏端的版图。图8是同一行存储单元共享读晶体管栅端的版图。
具体实施例方式本发明描述了一种多端口寄存器堆存储单元，并且描述了其布局布线方法。以下阐述了本发明的设计实例。图2展示了具有防止读破坏的多端口寄存器堆存储单元电路图。PMOS管200、201 和NMOS管202-205构成了一对耦合的反相器，并形成存储节点250、251。写晶体管206、207 的栅端连接WWL1，源端分别连接两条写位线WBLl和WBLB1，漏端分别连接存储节点250和 251，这样形成了一个写端口 ；另一个写端口也以同样的方式构成，写晶体管208、209的栅端连接WWL2，源端分别连接两条写位线WBL2和WBLB2，漏端分别连接存储节点250和251。 读晶体管214的栅端连接读字线RWL1，源端连接读位线RBL1，漏端和读隔离管210的漏端相连，读隔离管210的栅端和存储节点251相连，源端和地线VSS相连，这样形成了一个读端口 ；另外三个读端口也以同样的方式构成，读晶体管215、216、217的栅端分别连接读字线RWL2、RWL3、RWL4，源端分别连接读位线RBL2、RBL3、RBL4，漏端分别和读隔离管211、212、 213的漏端相连，读隔离管211、212、213的源端和地线VSS相连，栅端分别和存储节点251、 250、250 相连。与传统的结构相比，该结构的耦合反相器由6个晶体管构成，提高了稳定性；增加了读隔离管210、211、212、213，可以有效的防止读位线对耦合反相器的影响；每个读晶体管连接一个读隔离管，这样当四个端口同时读该单元时，保证性能不会由于共享隔离管而降低。图3展示了该存储单元的N阱、多晶硅层、有源区、CT、VIA1和Ml的版图。区域30 为N阱区，形成了 2个PMOS管300、301分别对应晶体管200、201，它们共用源端、VIAl 320， 连接到Ml。紧靠PMOS管的是4个耦合的NMOS管302-305，分别对应晶体管202-205。晶
4体管300、302、303分别通过VIAl 321、322、323共同连接到由Ml构成的区域2上；晶体管301、304、305分别通过VIAl 324、325、3 共同连接到由Ml构成的区域3上。多晶硅 318、319为栅端，分别通过CT 327、3观相连与区域2、3相连，这样形成了存储单元的核心， 即耦合的反相器。再往外延伸，靠近耦合NMOS管的是4个写晶体管306-309，分别对应晶体管206-209，其漏端分别与晶体管302-305共享，源端分别通过VIAl 329-332连接到Ml上。 晶体管306、307的栅端通过CT 333,334,Ml连在一起，308,309的栅端通过CT 335,336,Ml 连在一起，这样写电路也基本完成。最外层的是读电路。由多晶硅层318、319连接的是读隔离管310-313，分别对应晶体管210-213。310、312、302、304共用漏端，并通过VIAl 337 连接到￥55;311、313、303、305共用漏端，并通过乂1八1 338连接到VSS。四角的四个晶体管 314-317为读晶体管，分别对应晶体管214-217，其分别与晶体管310-313共享漏端，其源端分别通过VIAl 339-342连接到Ml，其栅端分别通过CT 343-346连接到Ml。这样基本布局图基本完成。图4展示了在图3基础上布好VIA2和M2的版图，中间的连线400为VDD，通过位于版图中心的VIA2 401连接到内部VDD上。两边的连线402、403为两条写字线，分别通过VIA2 404,405连接到内部写字线上。由于位线和读字线需要连接高层金属，所以VIA2 406-413用于连接位线，VIA2 414-417用于连接读字线。这样写字线和VDD的布线已经完成，下面需要对位线和读字线进行布线。图5展示了在图4基础上布好VIA3和M3的版图，500-503为四条写位线，分别通过VIA3 504-507连接到内部写位线上。508-511为四条读位线，通过VIA3 512-515连接到内部读位线上。VIA3 516-519用于连接更高金属层的读字线。图6展示了在图5基础上布好VIA4和M4的版图，四条线600-603均为读字线，分别通过VIA4 604-607连接到内部读字线上。这样单个存储单元的布局布线图基本完成。图7展示了同一列共享读和写晶体管源端的版图，区域700中的N阱、有源区、 VIA1-VIA3.M1-M3 均被共享。图8展示了同一行共享读晶体管栅端的版图，区域800中的多晶硅层、CT、 VIA1-VIA4.M1-M4 均被共享。
权利要求
1.一种多端口寄存器堆存储单元，其特征在于由16个匪OS管和2个PMOS管组成，其中4个匪OS管和2个PMOS管构成耦合的反相器，形成真存储节点和伪存储节点；其写端口共有2个，每个写端口均由2个NMOS写存取管构成，这2个NMOS管的源端连接两条写位线，漏端分别连接真存储和伪存储节点，栅端连接同一条写字线；其读端口共有四个，每个端口均由一个NMOS读存取管和一个NMOS读隔离管构成，读存取管的源端连接读位线，漏端和读隔离管的漏端相连，栅端和读字线相连，读隔离管的源端和地线VSS相连，其栅端和真存储节点或伪存储节点相连。
2.如权利要求1所述的多端口寄存器堆存储单元的布局布线方法，其特征在于包括下列步骤提供对应于所述寄存器堆存储单元的具有N阱，有源区层，多晶硅层，通孔(CT)，接触孔1 (VIAl)和金属层1 (Ml)的版图；并在垂直方向上形成地线VSS的版图；在上述版图上布接触孔1 (VIA2)和金属层2 (M2)，在水平方向上形成写字线和电源线 VDD的版图；在上述版图上布接触孔2 (VIA3)和金属层3 (M3)，在垂直方向上形成位线的版图；在上述版图上布接触孔3 (VIA4)和金属层4 (M4)，在水平方向上形成读字线的版图。
3.根据权利要求2所述的多端口寄存器堆存储单元的布局布线方法，其特征在于同一行存储单元共享读晶体管的栅端。
4.根据权利要求2所述的多端口寄存器堆存储单元的布局布线方法，其特征在于同一列存储单元共享读晶体管和写晶体管的源端。
全文摘要
本发明属于集成电路存储单元设计技术领域，具体为一种多端口寄存器堆存储单元及其布局布线方法。耦合的反相器采用六管结构，读位线和耦合的反相器之间采用NMOS管隔离，以防止读破坏。内部连线和VSS全部采用金属层1(M1)，有效的减小了布线层数。通过写字线使用金属层2(M2)，读字线使用金属层4(M4)布线，可以有效减少字线之间的耦合电容，并且减弱了由于字线数目增多造成的单元面积增大。VDD采用M2进行水平方向布线，位线使用金属层3(M3)进行垂直方向布线。
文档编号G11C7/18GK102385908SQ20111026185
公开日2012年3月21日 申请日期2011年9月6日 优先权日2011年9月6日
发明者张星星, 张章, 张跃军, 曾晓洋, 李毅, 熊保玉, 程旭, 虞志益, 韩军 申请人:复旦大学