一种集成双频发卡器装置的制造方法
【技术领域】
[0001]本发明涉及一种集成13.56MHZ、2.4GHZ双频段的射频发卡器装置，尤其针对移动支付SIMpass，RF-SIM等多频段、多应用手机射频应用提供双频段发卡服务。
【背景技术】
[0002]随着移动短距通信技术的发展和进步，基于手机短距射频通信的RF-S頂和SIMpass等技术得到广泛发展应用，针对上述技术应用正逐渐向银行、门禁、公交、计算机系统、手机支付、消费支付等领域普及。
[0003]但现有情况下，多数射频应用只兼容一种频段射频，即对于不同种类、不同频段的卡，常需要不同的射频装置。由于需要对应的读写电路和感应天线针对多频段的信号，现有情况多使用两个频段的射频装置简单的叠加，分别去读不同的卡。这样既增加了整个发卡器的体积和成本，不利于对现有系统的升级和改造，也增加系统的复杂性容易造成故障且对使用者也增加操作的繁琐。
【发明内容】
[0004]为了克服现有射频应用的缺陷和不足，本发明针对13.56MHz和2.4GHz的两个频段的射频应用，提供一种能够实现双频段发卡的发卡器装置，将发卡的读写电路和感应天线集成于同一 PCB板上，对两种频段的应用使用同一处理器，有效减小发卡器的大小体积，降低成本并使结构简单，并有效简化数据处理过程和复杂度，增加系统可靠性。
[0005]本发明解决其技术问题所采用的技术方案是:
[0006]—种集成双频段射频发卡器装置，包括电源电路、微处理器电路、感应天线和读写电路、JTAG接口电路、STM32_ISP下载电路和RS232串口电路；
[0007]所述电源电路包括+12V转+5V电源电路、+5V转+3V电源电路；所述微处理器电路包括基于ARM的32位处理器STM32F101、时钟信号发生电路、复位电路和双频发卡器配置电路，所述双频发卡器配置电路包括跳线接口 J4、J5和J6，跳线接口 J4、J5和J6 —端分别与微处理器PB12、PB13、PB14连接，跳线接口 J4、J5和J6的另一端接地；
[0008]所述的微处理器电路包括基于ARM的32位处理器STM32F101、时钟信号发生电路、复位电路和双频发卡器配置电路，所述双频发卡器配置电路包括跳线接口 J4、J5、J6，跳线接口 J4、J5、J6 —端分别与微处理器PB12、PB13、PB14连接，跳线接口 J4、J5、J6的另一端接地，实现对发卡器有效配置；
[0009]所述JTAG接口电路为发卡器调试接口，用于对下位机微处理器软件进行调试；所述STM32_ISP下载电路通过接口 J2与外围电路相连；
[0010]所述感应天线和读写电路包括13.56MHz读写卡模块ZLG522S、ZLG522ST型天线和2.4GHz读卡模块SHNM100 ;所述13.56MHz读写卡模块ZLG522S通过引脚RXD_TTL、TXD_TTL与微处理器进行串口数据通信，所述13.56MHz读写卡模块ZLG522S通过接口 J3连接模块天线，所述2.4GHz读卡模块SHNM100与微处理器连接；
[0011]所述RS232串口电路包括电平转换芯片MAX232和串口接口 J7，所述的电平转换芯片MAX232将微处理器与上位机通信的TTL电平转化为RS232电平，所述电平转换芯片MAX232的11、12引脚分别与微处理器的USART3_TX、USART3_RX连接，分别作为微处理器与上位机通信的数据发送端口与接受端口。
[0012]进一步，所述电源电路中，所述+12V转+5V电源电路包括并联的瞬态抑制二极管SMBJ18CA、二极管D2、低频高频滤波电容Cl、C2，DC/DC变换转换元件MC34063、肖特基稳压二极管SS14、滤波电容C16，C17和滤波电感Ll，R2与R3返回电压至MC34063引脚CII与参考电压VREF比较决定输出通路是否关断，CN1为+12V电源接入接口 ；所述+5V转+3.3V电路包括电压转换芯片LM1117-3.3、输出+3.3V电路滤波电容C4和C10。
[0013]再进一步，所述的微处理器电路中，所述复位电路包括电阻R11和电容C5，为微处理器提供复位信号。
[0014]更进一步，所述JTAG接口电路中，R4?R8为对应引脚上拉电阻。
[0015]所述STM32_ISP下载电路中，通过ISP_TXD，ISP_RXD引脚与微处理器进行串口数据传输，实现双频发卡器的软件升级；同时上位机发送控制信号至微处理器Β00Τ0引脚控制发卡器装置启动。
[0016]本发明的工作原理是:该主电路通过跳线借口对双频发卡器进行硬件配置，选择2.4GHz频段使用模块。发卡器初始化完成后，通过13.56MHz,2.4GHz通信模块同时检测应用设备存在，实现双频段数据通信。本发明专利采用STM32F101实现对通信模块进行控制、数据传输、信息处理，并通过RS232电路与上位机交换数据信息。
[0017]本发明的有益效果主要表现在:1、本发卡器装置兼容双频段，以便对13.56MHz和2.4GHz的两个频段都能发卡。2、将发卡的读写电路和感应天线集成于同一 PCB板上，对两种频段的应用使用同一处理器，有效减小发卡器的大小体积，降低成本并使结构简单，并有效简化数据处理过程和复杂度，增加系统可靠性。3、本发明专利选用基于ARM的STM32F101芯片，能够高效扩展其他功能应用。
【附图说明】
[0018]图1是集成双频段射频发卡器装置的电路原理示意图。
【具体实施方式】
[0019]下面结合附图对本发明专利作进一步描述。
[0020]参照图1，一种集成双频段射频发卡器装置，包括电源电路、微处理器电路、感应天线和读写电路、JTAG接口电路、STM32_ISP下载电路和RS232串口电路；
[0021]所述电源电路包括+12V转+5V电源电路、+5V转+3V电源电路；所述微处理器电路包括基于ARM的32位处理器STM32F101、时钟信号发生电路、复位电路和双频发卡器配置电路，所述双频发卡器配置电路包括跳线接口 J4、J5和J6，跳线接口 J4、J5和J6 —端分别与微处理器PB12、PB13、PB14连接，跳线接口 J4、J5和J6的另一端接地；
[0022]所述的微处理器电路包括基于ARM的32位处理器STM32F101、时钟信号发生电路、复位电路和双频发卡器配置电路，所述双频发卡器配置电路包括跳线接口 J4、J5、J6，跳线接口 J4、J5、J6 —端分别与微处理器PB12、PB13、PB14连接，跳线接口 J4、J5、J6的另一端接地，实现对发卡器有效配置；
[0023]所述JTAG接口电路为发卡器调试接口，用于对下位机微处理器软件进行调试；所述STM32_ISP下载电路通过接口 J2与外围电路相连；
[0024]所述感应天线和读写电路包括13.56MHz读写卡模块ZLG522S、ZLG522ST型天线和2.4GHz读卡模块SHNM100 ;所述13.56MHz读写卡模块ZLG522S通过引脚RXD_TTL、TXD_TTL与微处理器进行串口数据通信，所述13.56MHz读写卡模块ZLG522S通过接口 J3连接模块天线，所述2.4GHz读卡模块SHNM100与微处理器连接；
[0025]所述RS232串口电路包括电平转换芯片MAX232和串口接口 J7，所述的电平转换芯片MAX232将微处理器与上位机通信的TTL电平转化为RS232电平，所述电平转换芯片MAX232