的11、12引脚分别与微处理器的USART3_TX、USART3_RX连接，分别作为微处理器与上位机通信的数据发送端口与接受端口。
[0026]进一步，所述电源电路中，所述+12V转+5V电源电路包括并联的瞬态抑制二极管SMBJ18CA、二极管D2、低频高频滤波电容Cl、C2，DC/DC变换转换元件MC34063、肖特基稳压二极管SS14、滤波电容C16，C17和滤波电感Ll，R2与R3返回电压至MC34063引脚CII与参考电压VREF比较决定输出通路是否关断，CN1为+12V电源接入接口 ；所述+5V转+3.3V电路包括电压转换芯片LM1117-3.3、输出+3.3V电路滤波电容C4和C10。
[0027]再进一步，所述的微处理器电路中，所述复位电路包括电阻R11和电容C5，为微处理器提供复位信号。
[0028]更进一步，所述JTAG接口电路中，R4?R8为对应引脚上拉电阻。
[0029]所述STM32_ISP下载电路中，通过ISP_TXD，ISP_RXD引脚与微处理器进行串口数据传输，实现双频发卡器的软件升级；同时上位机发送控制信号至微处理器Β00Τ0引脚控制发卡器装置启动。
[0030]参见图1，电路功能示意图。一种集成双频段射频发卡器装置主电路，包括微处理器STM32F101电路、电源电路、感应天线和读写电路、JTAG接口电路、STM32_ISP电路、RS232信号电路。所述的感应天线和读写电路包括13.56M和2.4G发卡模块。微处理器STM32F101通过发卡模块与外部射频应用交换数据。同时微处理器可通过RS232串口电路与上位机交换数据。所述的TM32_ISP下载电路和JTAG电路起对下位机系统软件升级和调试，电源电路为发卡器所有部件进行供电。
[0031]所述的感应天线和读写电路包括13.56MHz发卡模块ZLG522S、ZLG522ST型天线、2.4GHz通信模块SHNM100。所述的模块13.56MHz发卡模块ZLG522S引脚RXD_TTL、TXD_TTL与微处理器PA9(USART1_TX)、PA10(USAR2_RX)端口连接，进行串口数据通信。接口 J3连接ZLG522ST型模块天线。所述的通信模块SHNM100为2.4G频段通信模块，与微处理器PA9/USART1_TX, PA10/USART1_RX 端口连接。
[0032]所述的电源电路接入为+12V直流。所述的+12V转+5V电源电路包括并联的瞬态抑制二极管SMBJ18CA、二极管D2、+12V接入接口 CN1、低频高频滤波电容Cl、C2，对输入的直流起稳压作用。+12V直流通过DC/DC变换转换元件MC34063输出+5V直流电压。其中R2与R3通路返回电压至MC34063引脚CII与参考电压芯片内参考电压VREF比较决定输出通路是否关断。所述的+5V转+3.3V电路包括电压转换芯片LM1117-3.3，滤波电容C4、C10对+3.3V直流输出起稳压作用。
[0033]所述的RS232串口电路包括电平转换芯片MAX232，串口接口 J7。所述的MAX232芯片将微处理器与上位机通信的TTL电平转化为RS232电平。MAX232的11、12引脚分别与微处理器的USART3_TX、USART3_RX连接，分别作为微处理器与上位机通信的数据发送端口与接受端口。
【主权项】
1.一种集成双频段射频发卡器装置，其特征在于:包括电源电路、微处理器电路、感应天线和读写电路、JTAG接口电路、STM32_ISP下载电路和RS232串口电路； 所述电源电路包括+12V转+5V电源电路、+5V转+3V电源电路；所述微处理器电路包括基于ARM的32位处理器STM32F101、时钟信号发生电路、复位电路和双频发卡器配置电路，所述双频发卡器配置电路包括跳线接口 J4、J5和J6，跳线接口 J4、J5和J6 —端分别与微处理器PB12、PB13、PB14连接，跳线接口 J4、J5和J6的另一端接地； 所述的微处理器电路包括基于ARM的32位处理器STM32F101、时钟信号发生电路、复位电路和双频发卡器配置电路，所述双频发卡器配置电路包括跳线接口 J4、J5、J6，跳线接口 J4、J5、J6 一端分别与微处理器PB12、PB13、PB14连接，跳线接口 J4、J5、J6的另一端接地，实现对发卡器有效配置； 所述JTAG接口电路为发卡器调试接口，用于对下位机微处理器软件进行调试；所述STM32_ISP下载电路通过接口 J2与外围电路相连； 所述感应天线和读写电路包括13.56MHz读写卡模块ZLG522S、ZLG522ST型天线和2.4GHz读卡模块SHNM100 ;所述13.56MHz读写卡模块ZLG522S通过引脚RXD_TTL、TXD_TTL与微处理器进行串口数据通信，所述13.56MHz读写卡模块ZLG522S通过接口 J3连接模块天线，所述2.4GHz读卡模块SHNM100与微处理器连接； 所述RS232串口电路包括电平转换芯片MAX232和串口接口 J7，所述的电平转换芯片MAX232将微处理器与上位机通信的TTL电平转化为RS232电平，所述电平转换芯片MAX232的11、12引脚分别与微处理器的USART3_TX、USART3_RX连接，分别作为微处理器与上位机通信的数据发送端口与接受端口。2.如权利要求1所述的一种集成双频段射频发卡器装置，其特征在于:所述电源电路中，所述+12V转+5V电源电路包括并联的瞬态抑制二极管SMBJ18CA、二极管D2、低频高频滤波电容Cl、C2, DC/DC变换转换元件MC34063、肖特基稳压二极管SS14、滤波电容C16，C17和滤波电感L1，R2与R3返回电压至MC34063引脚CII与参考电压VREF比较决定输出通路是否关断，CN1为+12V电源接入接口 ；所述+5V转+3.3V电路包括电压转换芯片LM1117-3.3、输出+3.3V电路滤波电容C4和C1。3.如权利要求1或2所述的一种集成双频段射频发卡器装置，其特征在于:所述的微处理器电路中，所述复位电路包括电阻Rl 1和电容C5，为微处理器提供复位信号。4.如权利要求1或2所述的一种集成双频段射频发卡器装置，其特征在于:所述JTAG接口电路中，R4?R8为对应引脚上拉电阻。5.如权利要求1或2所述的一种集成双频段射频发卡器装置，其特征在于:所述STM32_ISP下载电路中，通过ISP_TXD，ISP_RXD引脚与微处理器进行串口数据传输，实现双频发卡器的软件升级；同时上位机发送控制信号至微处理器Β00Τ0引脚控制发卡器装置启动。
【专利摘要】一种集成双频发卡器装置，包括微处理器STM32F101电路、电源电路、感应天线和读写电路、JTAG接口电路、STM32_ISP电路、RS232串口电路，所述的感应天线和读写电路包括13.56M读写卡模块ZLG522S和2.4G读写卡模块SHNM100，微处理器STM32F101通过读卡模块与外部射频应用交换数据，同时可通过RS232串口通路与上位机交换数据，TM32_ISP下载电路和JTAG电路起对下位机系统软件升级和调试，电源电路为读卡器所有部件进行供电。本发明提供一种高可靠性、能高效扩展的集成双频发卡器装置。
【IPC分类】G06K17/00
【公开号】CN105279532
【申请号】CN201510661523
【发明人】王涌, 甘少聪, 李宏建
【申请人】浙江工业大学义乌科学技术研究院有限公司
【公开日】2016年1月27日
【申请日】2015年10月14日