装置，例如是图2所示的存储装置200，例如可包括平行闪存与串列闪存。图3表示根据本发明实施例的用于范例性的串列闪存的信号波形图。在图3中，CS#表示“晶片致能”(Chip Enable)，在存储器被致能时启动，存储器的操作可在存储器被致能时执行；S10表示“串列输入/输出”，代表由存储器输出至如数据排线引脚的数据；SCLK表示“串列时钟”。再则，在图3中，信号“Pinl”代表状态引脚216输出的信号。
[0049]如图3所示，一个数据块在SCLK的多个时钟周期期间被输出。多个时钟周期的一个周期可被称为ECC校验数据周期。如图3所示的例子中，数据状态指示码包含两个位元。这两个位元由相同的状态引脚216在对应的数据块的ECC校验数据周期的两个时钟周期被输出，在图3所示的例子中，这两个位元在ECC校验数据周期的最后两时钟周期依序地被输出。在一些实施例中，这两个位元可在ECC校验数据周期的其他时钟周期被输出。再则，在图3所示的例子中，数据状态指示码的这两个位元的每一个位元在一个时钟周期期间被输出。在一些实施例中，这两个位元的每一个位元可在多于一个时钟周期期间被输出。
[0050]根据本发明的实施例，一存储装置可具有多于一个状态引脚以输出包含多于一个位元的数据状态指示码。图4表示根据本发明实施例的存储装置400的结构方框示意图。存储装置400与存储装置200类似，不同之处在于存储装置400包含的存储器控制器400-2包含两状态弓I脚402-1及402-2，状态弓I脚402-1及402-2的每一个输出数据状态指示码的两个位元中的每一个位元。
[0051]图5表示根据本发明实施例的用于具有两状态引脚的范例性串列闪存的信号波形图。在图5中，“Pinl”与“Pin2”分别代表由状态引脚402-1与402-2所输出的信号。类似于图3所示的波形，在图5中，一个数据块在一个ECC校验数据周期期间被输出。在对应的数据块的整个ECC校验数据周期期间，数据状态指示码的这两个位元同时由不同状态引脚402-1及402-2分别输出。在一些实施例中，在一部分ECC校验数据周期的期间，这两个位元可以由状态引脚402-1及402-2输出。
[0052]在上述的例子中，根据本发明实施例的存储装置经由至少一状态引脚输出数据状态指示码。在一些实施例中，存储装置并不需要包含状态引脚，但可输出数据状态指示码与用户数据。图6表示根据本发明实施例的存储装置600的结构方框示意图。存储装置600不同于存储装置200与400之处在于，存储装置600的存储器控制器600-2并不具有特别指定的状态引脚以输出数据状态指示码。反而，存储器控制器600-2的错误状态解码电路210输出数据状态指示码至数据处理电路614，数据处理电路614结合数据状态指示码与对应的数据块以产生输出信号并将输出信号输出至数据排线引脚。根据本发明的实施例，数据状态指示码可被加入在数据块之后。因此，根据本发明实施例的串列闪存在输出数据块之后，输出数据状态指示码。
[0053]图7A表示根据本发明实施例的用于不具有状态引脚的范例性串列闪存的信号波形图。在图7A中，数据状态指示码及对应的数据块经由相同的引脚但在不同的时钟周期期间被输出。在多个时钟周期的一个周期期间，数据状态指示码及对应的数据块被输出，此周期被称为输出周期。在图7A所示的例子中，各个数据状态指示码包括两位元，两位元的一个位元在输出周期的的倒数第二(next-to-last)时钟周期期间被输出，另一位元在输出周期的的倒数第一时钟周期被输出。
[0054]数据状态指示码及对应的数据块并不被限制以图7A的样式而被输出。图7B表示根据本发明一些实施例的另一范例性输出方式。在图7B所示的例子中，数据状态指示码并不立即在对应的数据块后被输出。反而，八个数据状态指示码是在对应的数据块被输出后一起被输出。
[0055]在上述的例子中，存储装置在输出对应的数据块后，主动地输出数据状态指示码。然而，数据状态指示码的输出可在需要时被执行。也就是说，在一些实施例中，存储装置可响应于用户指令而提供数据状态指示码。当用户他/她想要知道特定数据块的错误状态时，用户指令可由用户输入。在一些实施例中，用户指令可经由数据排线引脚被传送至存储装置。这种方法可由任何根据本发明实施例的存储装置实施，如图2的存储装置200、图4的存储装置400或图6的存储装置600。
[0056]在一些实施例中，存储装置的存储器控制器产生多个数据状态指示码，这些数据状态指示码的每一个均对应至将由存储装置传送的多个数据块的其中之一。当存储器控制器接收用户指令时，存储器控制器根据用户指令的指示，输出一个或多个数据状态指示码。在一些实施例中，存储装置的存储器控制器并不产生任何数据状态指示码，直到存储器控制器接收到用户指令。
[0057]在一些实施例中，数据块依序被传送，而用户指令指示存储器控制器输出这些数据块的最后一个数据块所对应的数据状态指示码。在一些实施例中，用户指令可指示存储器控制器输出这些数据块的特定一个数据块所对应的数据状态指示码或特定一些数据块所对应的数据状态指示码。对于具有至少一状态引脚的存储装置而言，如第2或4图所示的存储装置，数据状态指示码是经由至少一状态引脚而输出。对于不具有状态引脚的存储装置而言，例如是图6所示的存储装置，数据状态指示码是由数据处理电路输出至数据排线引脚，而数据排线弓I脚被用来输出这些数据块。
[0058]图8表示根据本发明的实施例，在用户命令被接收后，当输出一个或多个数据状态指示码时，用于不具有状态引脚的范例性串列闪存的信号波形图。
[0059]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种用于监视一存储装置数据错误状态的方法，包括: 由一存储器控制器产生一数据状态指示码以表示由该存储器控制器所传送的一数据块(data chunk)的错误状态；以及 由该存储器控制器输出该数据状态指示码至一用户界面。2.如权利要求1所述的方法，其中输出该数据状态指示码包含经由至少一状态引脚输出该数据状态指示码，该至少一状态引脚不同于用于输出该数据块的一数据排线引脚。3.如权利要求2所述的方法，其中该数据状态指示码包含两位元，以及经由该至少一状态引脚输出该数据状态指示码包含分别地经由两状态引脚同时输出该两位元； 其中该存储装置包含一串列闪存，该方法更包括在多个时钟周期内传送该数据块； 其中输出该两位元包括在该多个时钟周期期间输出该两位元的每一位元。4.如权利要求2所述的方法，其中该数据状态指示码包含两位元，以及经由该至少一状态引脚输出该数据状态指示码包含经由一状态引脚依序(sequentially)输出该两位元; 其中该存储装置包含一串列闪存，该方法更包括在多个时钟周期内传送该数据块； 其中输出该两位元包括: 在该多个时钟周期的一倒数第二(next-to-last)周期期间输出该两位元的一第一位元;及 在该多个时钟周期的一倒数第一周期期间输出该两位元的一第二位元。5.如权利要求1所述的方法，其中输出该数据状态指示码包括: 合并该数据状态指示码与该数据块以产生一输出信号，包括: 将该数据状态指示码加入在该数据块之后；以及 在输出该数据块之后输出该数据状态指示码；以及 输出该输出信号至一数据排线引脚； 其中该存储装置包含一串列闪存而该数据状态指示码包含两位元； 其中输出该输出信号包含在多个时钟周期内输出该数据块与该数据状态指示码，包含: 在该多个时钟周期的一倒数第二周期期间输出该两位元的该第一位元；以及 在该多个时钟周期的一倒数第一周期期间输出该两位元的该第二位元。6.如权利要求1所述的方法，其中输出该数据状态指示码包括: 接收一用户指令以输出该数据状态指示码；以及 在接收该用户指令后，输出该数据状态指示码。7.如权利要求6所述的方法，其中: 产生该数据状态指示码包含产生多个数据状态指示码，各个数据状态指示码对应至多个将被依序传送的数据块的其中一个数据块；以及 接收该用户指令包含接收一用户指令以输出对应至这些数据块的其中一个数据块的多个数据状态指示码的其中一个数据状态指示码； 其中接收该用户指令以输出对应至这些数据块的其中该数据块包括接收一用户指令以输出对应至多个数据块的一倒数第一数据块的多个数据状态指示码的其中一个数据状态指示码。8.如权利要求6所述的方法，其中输出该数据状态指示码包括: 经由不同于用于输出该数据块的一数据排线引脚的至少一状态引脚或经由用于输出该数据块的另一数据排线引脚输出该数据状态指示码。9.如权利要求1所述的方法，其中产生该数据状态指示码包括产生一码以指示以下的至少之一: 数据块中多个失败位元的数量， 数据块中一失败位元的位置，以及 储存该失败位元的该存储装置之中的一单元的一临界电压。10.一种存储器控制器，包括: 一错误校验码产生器，被配置以产生一数据状态指示码以指示由该存储器控制器传送的一数据块的错误状态； 一第一状态引脚，被配置以输出该数据状态指示码的一第一位元，该状态引脚不同于用于输出该数据块的一数据排线引脚； 一第二状态引脚，被配置以输出该数据状态指示码的一第二位元；以及 一数据处理电路，被配置以: 合并该数据状态指示码与该数据块以产生一输出信号；及 输出该信号至一数据排线引脚。
【专利摘要】本发明公开了一种用于监视一存储装置数据错误状态的方法，包括：由一存储器控制器产生一数据状态指示码以表示由该存储器控制器所传送的一数据块(data？chunk)的错误状态；以及由该存储器控制器输出该数据状态指示码至一用户界面。
【IPC分类】G06F11/10
【公开号】CN105373442
【申请号】CN201510154253
【发明人】张坤龙, 陈耕晖, 罗思觉, 郑家丰
【申请人】旺宏电子股份有限公司
【公开日】2016年3月2日
【申请日】2015年4月2日
【公告号】US20160041861