一种低功耗嵌入式系统的制作方法
【技术领域】
[0001]本发明涉及电子信息技术领域，特别是涉及一种低功耗嵌入式系统。
【背景技术】
[0002]目前，嵌入式系统已被广泛应用于便携式和移动性较强的产品中，而这些产品往往靠有限的电池来供电，因此，在设计嵌入式系统时，如何降低功率消耗(Low-Power)，尽可能地延长系统的使用时间对本领域技术人员而言就变得非常重要。
[0003]目前的集成电路工艺主要有TTL和CMOS两大类，无论哪种工艺，电路中只要有电流通过，就会产生功耗。通常，集成电路的功耗分为静态功耗和动态功耗两部分；当电路的状态没有进行翻转(保持高电平或低电平)时，电路的功耗属于静态功耗，其大小等于电路的电压与流过的电流的乘积；动态功耗是电路翻转时产生的功耗，由于电路翻转时存在跳变沿，在电路的翻转瞬间，电流比较大，存在较大的动态功耗。由于目前大多数电路采用CMOS工艺，其静态功耗通常受到工艺影响较大，设计者很难在此做过多的工作，可以忽略。起主要作用的是考虑动态功耗，因此降低功耗，延长使用寿命，主要从降低动态功耗入手。
[0004]系统从初始启动状态进入正常工作状态的时候，如果系统中某些模块的工作频率过高，如果频率一下子从低频直接进入高频(如从1 _ 50Mhz直接进>500Mhz)，嵌入式系统的瞬间电路翻转会造成瞬间电流过大，严重时导致电流电压过冲，会对芯片造成物理上的损坏。
【发明内容】
[0005]为了解决现有嵌入式系统在工作频率从低频进入高频时瞬间电路翻转造成瞬间电流过大的问题，本发明实施例提供了一种低功耗嵌入式系统，所述系统包括:包括:第一时钟单元、第二时钟单元、第三时钟单元、时钟切换单元和工作电路，其中，
[0006]第一时钟单兀，用于产生第一时钟信号；
[0007]第二时钟单元，用于产生第二时钟信号；
[0008]第三时钟单元，用于产生第三时钟信号；
[0009]时钟切换单元，用于接收第一时钟信号、第二时钟信号和第三时钟信号，并从第一时钟信号、第二时钟信号和第三时钟信号中选择一个时钟信号作为目标时钟信号并输出；
[0010]所述工作电路，用于基于所述时钟切换单元输出的当前目标时钟信号进行工作。
[0011]优选地，
[0012]所述第二时钟信号的频率是可调整的；
[0013]所述第三时钟信号的频率是可调整的；
[0014]所述时钟切换单元从第二时钟信号和第三时钟信号中选择频率较先前目标时钟信号的频率更高或更低的一个时钟信号作为当前目标时钟信号并输出，直到所述当前目标时钟信号的频率等于预设目标频率值；或者，在所述第一时钟信号的频率符合预设目标频率值时选择第一时钟信号作为当前目标时钟信号并输出，
[0015]所述工作电路的正常频率为所述预设目标频率值。
[0016]优选地，
[0017]所述第二时钟信号的最低频率为第二初始频率值，其能够以第二预定频率值为步长自第二初始频率值开始逐步累加；
[0018]所述第三时钟信号的最低频率为第三初始频率值，其能够以第三预定频率值为步长自第三初始频率值开始逐步累加；
[0019]在所述时钟切换单元选择第三时钟信号作为当前目标时钟信号后，调整所述第二时钟信号的频率使之大于第三时钟信号的当前频率，在所述时钟切换单元选择第二时钟信号作为当前目标时钟信号后，如果第三时钟信号的当前频率低于第二时钟信号的当前频率，则调整所述第三时钟信号的频率使之大于第二时钟信号的当前频率，直到第二时钟信号或第三时钟信号的频率等于预设目标频率值。
[0020]优选地，
[0021]所述第二时钟信号，还能够以第二预定频率值为步长自第二时钟信号当前频率值开始逐步递减；
[0022]所述第三时钟信号，还能够以第三预定频率值为步长自第三时钟信号当前频率值开始逐步递减；
[0023]在所述时钟切换单元选择第三时钟信号作为当前目标时钟信号后，调整所述第二时钟信号的频率使之小于第三时钟信号的当前频率，在所述时钟切换单元选择第二时钟信号作为当前目标时钟信号后，如果第三时钟信号的当前频率大于第二时钟信号的当前频率，则调整所述第三时钟信号的频率使之小于第二时钟信号的当前频率，直到第二时钟信号或第三时钟信号的频率等于预设目标频率值。
[0024]优选地，所述时钟切换单元包括:
[0025]第一时钟门控单元、第二时钟门控单元、第三时钟门控单元和多路选择单元，
[0026]第一时钟门控单元接收第一时钟信号和第一时钟门控信号，用于在第一时钟门控信号为导通时，使得所述第一时钟信号通过以输出所述第一时钟信号，在第一时钟门控信号为截止时，使得所述第一时钟信号不能通过所述第一时钟门控单元；
[0027]第二时钟门控单元接收第二时钟信号和第二时钟门控信号，用于在第二时钟门控信号为导通时，使得所述第二时钟信号通过以输出所述第二时钟信号，在第二时钟门控信号为截止时，使得所述第二时钟信号不能通过所述第二时钟门控单元；
[0028]第三时钟门控单元接收第三时钟信号和第三时钟门控信号，用于在第三时钟门控信号为导通时，使得所述第三时钟信号通过以输出所述第三时钟信号，在第三时钟门控信号为截止时，使得所述第三时钟信号不能通过所述第三时钟门控单元；
[0029]多路选择单元，其具有与第一时钟门控单元的输出端相连的第一输入端、与第二时钟门控单元的输出端相连的第二输入端、与第三时钟门控单元的输出端相连的第三输入端、与时钟选择信号相连的控制端，以及输出端，其输出端输出所述目标时钟信号，
[0030]所述时钟选择信号为第一工作状态时，将第一输入端与其输出端选通，所述时钟选择信号为第二工作状态时，将第二输入端与其输出端选通，所述时钟选择信号为第三工作状态时，将第三输入端与其输出端选通。
[0031]优选地，
[0032]所述第一时钟门控单元包括:第一组D触发器、第一门控子单元；所述第一组D触发器的接收端接收第一时钟信号和第一时钟门控信号，所述第一组D触发器的输出端连接到第一门控子单元的输入端，所述第一门控子单元的输出端连接到多路选择单元的第一输入端并输出第一时钟信号；
[0033]所述第二时钟门控单元包括:第二组D触发器、第二门控子单元；所述第二组D触发器的接收端接收第二时钟信号和第二时钟门控信号，所述第二组D触发器的输出端连接到第二门控子单元的输入端，所述第二门控子单元的输出端连接到多路选择单元的第二输入端并输出第二时钟信号；
[0034]所述第三时钟门控单元包括:第三组D触发器、第三门控子单元；所述第三组D触发器的接收端接收第三时钟信号和第三时钟门控信号，所述第三组D触发器的输出端连接到第三门控子单元的输入端，所述第三门控子单元的输出端连接到多路选择单元的第三输入端并输出第三时钟信号。
[0035]优选地，所述时钟切换单元的工作过程如下:
[0036]状态A，第一时钟门控信号为导通，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第一工作状态；
[0037]状态B，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第一等待状态；
[0038]状态C，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二初始状态；
[0039]状态D，第二时钟门控信号为导通，第一时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二工作状态；
[0040]状态E，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第二等待状态；
[0041]状态F，第一时钟门控信号为截止，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第三初始状态；
[0042]状态G，第三时钟门控信号为导通，第二时钟门控信号和第三时钟门控信号为截止，所述时钟选择信号为第三工作状态。
[0043]优选地，所述时钟切换单元还包括:
[0044]计数子单元，用于进行递增或递减计数；
[0045]所述时钟切换单元，还用于在所述时钟选择信号为第一等待状态、第二等待状态时，判断所述计数子单元是否达到阈值，若达到，则将时钟选择信号切换至下一状态。
[0046]本发明实施例至少包括以下优点:
[0047]本发明实施例采用逐次递进的方式，逐渐将工作在高频状态的模块的频率调整提高到其工作频率，避免了系统瞬间电流过冲的风险，有效保证了芯片的使用寿命
【附图说明】
[0048]图1是本发明实施例提供的一种低功耗嵌入式系统的结构框图；
[0049]图2是本发明实施例提供的一种时钟切换单元的结构示意图
[0050]图3是本发明实施例提供的一种低功耗嵌入式系统的电路结构图；
[0051]图4是基于本发明实施例提供的低功耗嵌入式系统实现时钟切频的工作状态流程图。
【具体实施方式】
[0052]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0053]参照图1，示出了本发明实施例提供的一种低功耗嵌入式系统的结构框图，所述系统具体可以包括:第一时钟单元110、第二时钟单元120、第三时钟单元130、时钟切换单元140和工作电路150，其中，
[0054]第一时钟单兀110，用于产生第一时钟信号；
[0055]第二时钟单