的敏感列表中的clock, pos ()触发后，该进程才会继续顺序向下执行。
[0021 ] 事务Target继承了 initiator—target—tlm—if接口类，其内部定义了两个接口a和b，其都是sc—export〈ini tiator—target—tlm—if >类型事务Target在其内部具体实现了initiator—target—tlm—if接口类中申明函数的行为。
[0022]参见图2，本发明具体实施例中统一染色器整列的事务级结构包含了5个物理、逻辑相互独立的染色处理单元。
[0023]参见图3，本发明的染色处理单元的建模机制是以图1所示内容为基础的。染色处理单元由Control Status Register模块、Fetch模块、Decode模块、Issue模块、Execute模块、Load Store模块、Write Back模块、Scoreboard模块、Register File模块、ConstantCache模块、Local Sram模块、Share Sram模块和Instruct1n Cache模块组成D
[0024]述Fetch模块负责监控CSR模块的状态，从Instruct 1n Cache模块中取指令，然后将取出的指令传递给Decode单元D其中Fetch模块通过事务接口与CSR、Instruct1n Cache和Decode模块相连;
[0025]Decode模块负责对指令进行译码，同时将指令信息填入Scoreboard模块其中Decode模块通过事务接口与Fetch、Issue和Scoreborad模块相连；
[0026]Issue模块根据Scoreboard中记录的已发射、执行的指令状态，来决定当前的指令是否被发射。当判断指令可以被发射后，读取Register File中相关的操作数，将2条指令发射给Execute或Load Store模块，然后将被发射的指令信息写入Scoreboard模块。其中I ssue模块通过事务级接口与Decode、Execute、Load Store和Scoreboard模块相连。
[0027]Execute模块根据发射下来的指令，执行相关的算术、逻辑运算，再将运算结果传递给Write Back模块其中Execute模块通过事务级接口与Issue和Write Back模块相连；
[0028]Load Store模块根据发射下来的指令，执行Load指令或Store指令。当执行完load、store指令后通知Scoreboard更新指令状态其中Load Store模块通过事务级接口与Issue^ffrite Back^Constant Cache^Local Sram^Share Sram和Scoreboard模块相连；
[0029]Write Back模块接收Execute模块或Load Store模块的写回数据，将其写入Register File的相应位置D其中Write Back模块通过事务级接口与Execute、Load Store和Register File模块相连；
[0030]Scoreboard模块记录所有正在执行指令的状态，便于Issue模块根据状态信息以决定是否发射下一条指令。其中Scoreboard模块通过事务级接口与Decode、Issue和LoadStore模块相连；
[0031]最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制;尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解;其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换;而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1.一种基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述统一染色器阵列内部集成多个物理、逻辑相互独立的染色处理单元。2.根据权利要求1中所述的基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述染色处理单元包括Control Status Register模块、Fetch模块、Decode模块、Issue模块、Execute模块、Load Store模块、fcite Back模块、Scoreboard模块、RegisterFile模块、Constant Cache模块、Local Sram模块、Share Sram模块和Instruct1n Cache模块;所述Fetch模块通过事务接口与CSR、Instruct 1n Cache和Decode模块相连;所述Decode模块通过事务接口与Fetch、Issue和Scoreborad模块相连;所述Issue模块通过事务级接口与Decode、Execute、Load Store和Scoreboard模块相连;所述Execute模块通过事务级接口与Issue和Write Back模块相连;所述Load Store模块通过事务级接口与Issue、Write Back、Constant Cache、Local Sram、Share Sram和Scoreboard模块相连；所述WriteBack模块通过事务级接口与Execute、Load Store和Regi ster File模块相连；所述Scoreboard模块通过事务级接口与Decode、Issue和Load Store模块相连。3.根据权利要求2所述的基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述Fetch模块负责监控CSR模块的状态，从Instruct1n Cache模块中取指令，然后将取出的指令传递给Decode单元。4.根据权利要求3所述的基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述Decode模块负责对指令进行译码，同时将指令信息填入Scoreboard模块。5.根据权利要求4所述的基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述Issue模块根据Scoreboard中记录的已发射、执行的指令状态，来决定当前的指令是否被发射，当判断指令可以被发射后，读取Register File中相关的操作数，将2条指令发射给Execute或Load Store模块，然后将被发射的指令信息写入Scoreboard模块。6.根据权利要求5所述的基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述Execute模块根据发射下来的指令，执行相关的算术、逻辑运算，再将运算结果传递给Write Back模块。7.根据权利要求6所述的基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述Load Store模块根据发射下来的指令，执行Load指令或Store指令，当执行完load、store指令后通知Scoreboard更新指令状态。8.根据权利要求7所述的基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述Write Back模块接收Execute模块或Load Store模块的写回数据，将其写入Register File的相应位置。9.根据权利要求8所述的基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述Scoreboard模块记录所有正在执行指令的状态，便于Issue模块根据状态信息以决定是否发射下一条指令。10.根据权利要求1至9任一权利要求所述的基于SystemC周期精确的统一染色器阵列TLM模型，其特征在于:所述染色处理单元为5个。
【专利摘要】本发明涉及一种基于SystemC周期精确的统一染色器阵列TLM模型，本发明的统一染色器阵列内部集成多个物理、逻辑相互独立的染色处理单元。本发明只需采用SystemC语言对1个染色处理单元进行建模，然后将模型实例化5遍，就可以完成对统一染色阵列的建模。
【IPC分类】G06F17/50
【公开号】CN105550443
【申请号】CN201510926303
【发明人】吴晓成, 田泽, 任向隆, 郑新建, 张骏, 韩立敏
【申请人】中国航空工业集团公司西安航空计算技术研究所
【公开日】2016年5月4日
【申请日】2015年12月11日