一种帧序列处理方法及系统的制作方法
【技术领域】
[0001] 本发明涉及通信领域，特别涉及一种顿序列处理方法及系统。
【背景技术】
[0002] SRAM型FPGA在空间电子产品中的应用越来越广泛，然而在空间环境的电磁福射 影响下，基于SRAM的配置单元被射线击中时，可能发生数据"翻转"，导致FPGA程序运行错 误，造成严重甚至灾难性的后果。
[0003] 反烙丝FPGA由于其内部互连结构是防福射的，不受电磁福射的影响。目前一般通 过反烙丝FPGA对SRAM型FPGA整芯片的配置数据进行全部回读，通过对配置数据的校验比 对，确定发生"翻转"的数据，对数据进行修正。
[0004] 发明人经过多次试验研究发现，反烙丝FPGA由于工艺限制，资源容量小，对SRAM 型FPGA整芯片配置数据进行全部回读，会占用大量资源空间，造成数据处理缓慢。
【发明内容】
[0005] 本发明所要解决的技术问题是提供一种顿序列处理方法及系统，能够对SRAM型 FPGA的配置数据W顿序列的形式进行处理，数据处理速度快。
[0006] 为了解决上述问题，本发明公开了一种顿序列处理方法，包括：
[0007] 为保存至外部存储设备中的配置数据添加关键命令字；
[0008] 依据预设的分段规则，对添加有关键命令字的配置数据进行数据顿分段；
[0009] 当反烙丝FPGA检测到所述外部存储设备输出的配置数据的数据值不满足预设输 出条件时，依照所述配置数据中的关键命令字，依次对每一段数据顿进行处理，确定异常数 据顿。
[0010] 上述的方法，优选的，所述关键命令字依据配置数据的数据结构进行添加；
[0011] 每一个关键命令字具有与其相对应的时序操作方式；
[0012] 所述反烙丝FPGA通过读取并更改所述关键命令字W实现对所述配置数据的时序 更改。
[0013] 上述的方法，优选的，所述对配置数据进行数据顿分段包括：
[0014] 读取所述配置数据中的顿长度标识；
[0015] 依据所述顿长度标识，从所述配置数据的数据顿头部开始，依次将所述配置数据 划分为顿头段、顿数据段和顿尾段。
[0016] 上述的方法，优选的，所述配置数据为将SRAM型FPGA的BIT流和MSK流合并后获 得的流文件。
[0017] 上述的方法，优选的，还包括：
[0018] 为所述经过数据顿分段的配置数据中的每一顿数据添加首字节；所述首字节表示 其所对应数据顿的存储地址。
[0019] 上述的方法，优选的，所述预设输出条件为所述外部存储设备输出的配置数据的 数据值为零；
[0020] 所述依次对每一段数据顿进行处理，确定异常数据顿包括：
[0021] 当所述外部存储设备输出的配置数据的数据值不为零时，判断所述外部存储设备 当前的跳转状态，所述跳转状态包括：写操作、读操作、全局配置、刷新和回读；
[0022] 当所述跳转状态对应全局配置、刷新或回读时，依照所述配置数据中的关键命令 字，依次对所述配置数据的顿头段、顿数据段和顿尾段中的每一顿数据进行读取；
[0023] 将读取的每一顿数据与其对应的初始顿数据进行比对，确定异常数据顿。
[0024] 上述的方法，优选的，还包括：
[0025] 依据所述配置数据对应的外部存储设备的Η个备份地址，分别读出Η个备份地址 下的配置数据的顿头段、顿数据段和顿尾段中的每一顿数据。
[0026] -种顿序列处理系统，包括：
[0027] 添加单元，用于为保存至外部存储设备中的配置数据添加关键命令字；
[0028] 分段单元，用于依据预设的分段规则，对添加有关键命令字的配置数据进行数据 顿分段；
[0029] 处理单元，用于当反烙丝FPGA检测到所述外部存储设备输出的配置数据的数据 值不满足预设输出条件时，依照所述配置数据中的关键命令字，依次对每一段数据顿进行 处理，确定异常数据顿。
[0030] 上述的系统，优选的，所述分段单元包括：
[0031] 读取子单元，用于读取所述配置数据中的顿长度标识；
[0032] 划分子单元，用于依据所述顿长度标识，从所述配置数据的数据顿头部开始，依次 将所述配置数据划分为顿头段、顿数据段和顿尾段。
[0033] 上述的系统，优选的，还包括：
[0034] 合并单元，用于将SRAM型FPGA的Β口流和MSK流进行合并获得流文件。
[0035] 与现有技术相比，本发明包括W下优点：
[0036] 在本发明中公开了一种顿序列处理方法，主要针对SRAM型FPGA在空间电磁福射 影响下，发生数据"翻转"的配置数据的顿序列处理过程。本发明中，为存储至外部存储设备 中的配置数据添加预先设计的关键命令字，对添加有关键命令字的配置数据进行数据顿分 段；当反烙丝FPGA检测到所述外部存储设备输出的配置数据的数据值不满足预设输出条 件时，依照所述配置数据中的关键命令字，依次对每一段数据顿进行处理，从而确定异常数 据顿。应用本发明提供的顿序列处理方法，反烙丝FPGA W数据顿为单位，对存储在外部存 储设备中的配置数据进行处理，相对于现有技术中整芯片配置数据的读取，在反烙丝FPGA 资源容量有限的基础上，对资源容量的需求有很多大程度的降低，减少了资源空间的占用， 数据处理速度有了很大的提升。
【附图说明】
[0037] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于 本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可W根据送些附图获得其 他的附图。
[0038] 图1是本发明的一种顿序列处理方法的方法流程图；
[0039] 图2是本发明的一种顿序列处理方法的一详细方法流程图；
[0040] 图3是本发明的一种顿序列处理方法的一详细方法流程图；
[0041] 图4是本发明的一种顿序列处理方法的一详细方法流程图；
[0042] 图5是本发明的一种顿序列处理方法的一详细方法流程图；
[0043] 图6是本发明的一种顿序列处理方法的一详细方法流程图；
[0044] 图7是本发明的一种顿序列处理方法的对应的硬件架构图；
[0045] 图8是本发明的一种顿序列处理方法的数据顿结构图；
[0046] 图9是本发明的一种顿序列处理系统的系统结构图；
[0047] 图10是本发明的一种顿序列处理系统的一详细系统结构图。
【具体实施方式】
[0048] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0049] 本发明实施例提供了一种顿序列处理方法，具体的，是一种用于SRAM型FPGA在轨 配置的顿序列处理方法，所述FPGA的在轨配置是指对SRAM型FPGA配置数据的基于顿的读 出、比较、回写、全局加载和在轨重构加载。所述顿序列是指SRAM型FPGA的配置顿序列。W 下对本发明提供的顿序列处理方法进行具体描述，所述方法流程图如图1所示，包括：
[0050] 步骤S101 ;为保存至外部存储设备中的配置数据添加关键命令字；
[0051] 本发明实施例中，设计一系列关键命令字，每一个命令字对应一个具体的时序操 作方式，用于反烙丝FPGA产生SelectMAP的时序，实现配置时序的可编程。送些具有时序 含义的命令字，通过软件手段合理的组织到整个配置数据流结构中。反烙丝FPGA在读取到 送些命令字时即产生对应的时序动作。由此可见，本发明实施例中，所述关键命令字依据配 置数据的数据结构进行添加；每一个关键命令字具有与其相对应的时序操作方式；所述反 烙丝FPGA通过读取并更改所述关键命令字W实现对所述配置数据的时序更改。
[0052] 步骤S102 ;依据预设的分段规则，对添加有关键命令字的配置数据进行数据顿分 段；
[0053] 参考图2,本发明中，所述对配置数据进行数据顿分段包括：
[0054] 步骤S201 ;读取所述配置数据中的顿长度标识；
[0055] 步骤S202 ;依据所述顿长度标识，从所述配置数据的数据顿头部开始，依次将所 述配置数据划分为顿头段、顿数据段和顿尾段。
[0056] 配置数据对应的数据顿中，具有表示数据顿长度的顿长度标识字节，在对数据顿 进行分段的