06----0x7F
[0162] 0x0007----0x80
[0163] 按照上述步骤将Bit文件和Msk文件合并后会获得一个含有下载信息和掩码信息 的流文件，为了存储W及回读刷新的需要，将送个混合流文件按照顿头段、顿数据段、顿尾 段的概念拆分为3段。
[0164] 对于回读，构建适合回读操作的顿头段和顿尾段，在回读操作中得到的回读数据 最终会按照顿地址的MUX去和顿数据段的数据做比对。从而判断配置数据是否出错。
[0165] 对于刷新，构建适合刷新的顿头段和顿尾段，在刷新过程中刷新的数据同样按照 顿地址的MUX将顿数据段的数据下载进配置存储器中。
[0166] ，与图1所示的顿序列处理方法相对应的，本发明实施例提供了一种顿序列处理 系统，其结构示意图如图9所示，包括：
[0167] 添加单元401，用于为保存至外部存储设备中的配置数据添加关键命令字；
[016引分段单元402,用于依据预设的分段规则，对添加有关键命令字的配置数据进行数 据顿分段；
[0169] 处理单元403,用于当反烙丝FPGA检测到所述外部存储设备输出的配置数据的数 据值不满足预设输出条件时，依照所述配置数据中的关键命令字，依次对每一段数据顿进 行处理，确定异常数据顿。
[0170] 参考图10,在图9的基础上，所述系统中，分段单元402包括：
[0171] 读取子单元404,用于读取所述配置数据中的顿长度标识；
[0172] 划分子单元405,用于依据所述顿长度标识，从所述配置数据的数据顿头部开始， 依次将所述配置数据划分为顿头段、顿数据段和顿尾段。
[0173] 所述系统中，还包括：
[0174] 合并单元406,用于将SRAM型FPGA的B口流和MSK流进行合并获得流文件。
[017引本发明提供的顿序列处理系统，主要针对SRAM型FPGA在空间电磁福射影响下，发 生数据"翻转"的配置数据的顿序列处理过程。为存储至外部存储设备中的配置数据添加 预先设计的关键命令字，对添加有关键命令字的配置数据进行数据顿分段；当反烙丝FPGA 检测到所述外部存储设备输出的配置数据的数据值不满足预设输出条件时，依照所述配置 数据中的关键命令字，依次对每一段数据顿进行处理，从而确定异常数据顿。应用本发明提 供的顿序列处理系统，反烙丝FPGA W数据顿为单位，对存储在外部存储设备中的配置数据 进行处理，相对于现有技术中整芯片配置数据的读取，在反烙丝FPGA资源容量有限的基础 上，对资源容量的需求有很多大程度的降低，减少了资源空间的占用，数据处理速度有了很 大的提升。
[0176] 需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重 点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。 对于装置类实施例而言，由于其与方法实施例基本相似，所w描述的比较简单，相关之处参 见方法实施例的部分说明即可。
[0177] 最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将 一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示送些实体或操作 之间存在任何送种实际的关系或者顺序。而且，术语"包括"、"包含"或者其任何其他变体 意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括 郝些要素，而且还包括没有明确列出的其他要素，或者是还包括为送种过程、方法、物品或 者设备所固有的要素。在没有更多限制的情况下，由语句"包括一个……"限定的要素，并 不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0178] 为了描述的方便，描述W上装置时W功能分为各种单元分别描述。当然，在实施本 发明时可W把各单元的功能在同一个或多个软件和/或硬件中实现。
[0179] 通过W上的实施方式的描述可知，本领域的技术人员可W清楚地了解到本发明可 借助软件加必需的通用硬件平台的方式来实现。基于送样的理解，本发明的技术方案本质 上或者说对现有技术做出贡献的部分可软件产品的形式体现出来，该计算机软件产品 可W存储在存储介质中，如R0M/RAM、磁碟、光盘等，包括若干指令用W使得一台计算机设备 (可W是个人计算机，服务器，或者网络设备等）执行本发明各个实施例或者实施例的某些 部分所述的方法。
[0180] W上对本发明所提供的一种顿序列处理方法及系统进行了详细介绍，本文中应用 了具体个例对本发明的原理及实施方式进行了阐述，W上实施例的说明只是用于帮助理解 本发明的方法及其核必思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具 体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明 的限制。
【主权项】
1. 一种帧序列处理方法，其特征在于，包括： 为保存至外部存储设备中的配置数据添加关键命令字； 依据预设的分段规则，对添加有关键命令字的配置数据进行数据帧分段； 当反熔丝FPGA检测到所述外部存储设备输出的配置数据的数据值不满足预设输出 条件时，依照所述配置数据中的关键命令字，依次对每一段数据帧进行处理，确定异常数据 帧。2. 根据权利要求1所述的方法，其特征在于，所述关键命令字依据配置数据的数据结 构进行添加； 每一个关键命令字具有与其相对应的时序操作方式； 所述反熔丝FPGA通过读取并更改所述关键命令字以实现对所述配置数据的时序更 改。3. 根据权利要求1所述的方法，其特征在于，所述对配置数据进行数据帧分段包括： 读取所述配置数据中的帧长度标识； 依据所述帧长度标识，从所述配置数据的数据帧头部开始，依次将所述配置数据划分 为帧头段、帧数据段和帧尾段。4. 根据权利要求3所述的方法，其特征在于，所述配置数据为将SRAM型FPGA的BIT流 和MSK流合并后获得的流文件。5. 根据权利要求3所述的方法，其特征在于，还包括： 为所述经过数据帧分段的配置数据中的每一帧数据添加首字节；所述首字节表示其所 对应数据帧的存储地址。6. 根据权利要求3所述的方法，其特征在于，所述预设输出条件为所述外部存储设备 输出的配置数据的数据值为零； 所述依次对每一段数据帧进行处理，确定异常数据帧包括： 当所述外部存储设备输出的配置数据的数据值不为零时，判断所述外部存储设备当前 的跳转状态，所述跳转状态包括：写操作、读操作、全局配置、刷新和回读； 当所述跳转状态对应全局配置、刷新或回读时，依照所述配置数据中的关键命令字，依 次对所述配置数据的帧头段、帧数据段和帧尾段中的每一帧数据进行读取； 将读取的每一帧数据与其对应的初始帧数据进行比对，确定异常数据帧。7. 根据权利要求6所述的方法，其特征在于，还包括： 依据所述配置数据对应的外部存储设备的三个备份地址，分别读出三个备份地址下的 配置数据的帧头段、帧数据段和帧尾段中的每一帧数据。8. -种帧序列处理系统，其特征在于，包括： 添加单元，用于为保存至外部存储设备中的配置数据添加关键命令字； 分段单元，用于依据预设的分段规则，对添加有关键命令字的配置数据进行数据帧分 段； 处理单元，用于当反熔丝FPGA检测到所述外部存储设备输出的配置数据的数据值不 满足预设输出条件时，依照所述配置数据中的关键命令字，依次对每一段数据帧进行处理， 确定异常数据帧。9. 根据权利要求8所述的系统，其特征在于，所述分段单元包括： 读取子单元，用于读取所述配置数据中的帧长度标识； 划分子单元，用于依据所述帧长度标识，从所述配置数据的数据帧头部开始，依次将所 述配置数据划分为帧头段、帧数据段和帧尾段。10.根据权利要求8所述的系统，其特征在于，还包括： 合并单元，用于将SRAM型FPGA的BIT流和MSK流进行合并获得流文件。
【专利摘要】在本发明中公开了一种帧序列处理方法，为存储至外部存储设备中的配置数据添加预先设计的关键命令字，对添加有关键命令字的配置数据进行数据帧分段；当反熔丝FPGA检测到所述外部存储设备输出的配置数据的数据值不满足预设输出条件时，依照所述配置数据中的关键命令字，依次对每一段数据帧进行处理，从而确定异常数据帧。应用本发明提供的帧序列处理方法，反熔丝FPGA以数据帧为单位，对存储在外部存储设备中的配置数据进行处理，相对于现有技术中整芯片配置数据的读取，在反熔丝FPGA资源容量有限的基础上，对资源容量的需求有很多大程度的降低，减少了资源空间的占用，数据处理速度有了很大的提升。
【IPC分类】G06F12/02, G06F11/07
【公开号】CN105630619
【申请号】CN201410844107
【发明人】刘宪阳, 王鹏, 程师林, 淳于瀚中
【申请人】航天恒星科技有限公司
【公开日】2016年6月1日
【申请日】2014年12月30日