过程中，读取该字节，依据该字节及所述配置数据对应的外部存储设备类型，女口 寄存器类型，依次将所述配置数据划分为顿头段、顿数据段和顿尾段。
[0057] 对于Xilinx SRAM型FPGA，一个全局配置bit流文件如下；由于流文件较长，中间 省略部分数据顿文件：
[0058] OOOOOOOOh ;00 09 OF F0 OF F0 OF F0 OF F0 00 00 01 61 00 ：34 ;
[0059] 0000000比：49 4F 5F 42 4F 41 52 44 5F 54 4F 50 沈犯 63 64
[0060] .
[0061].
[0062].
[0063] 00000070h:28 OF 50 FF FF FF FF AA 99 55 66 20 00 00 00 30 ；
[0064] .
[0065] .
[0066] .
[0067] 00012e0h ;00 00 00 30 00 40 00 50 09 阳 A8 00 00 00 00 00
[0068] 本发明实施例中，数据顿00 09 OF FO直到FF FF FF FF是工程W及时间信息，在 bit流有送一段数据顿，而bin流没有送一段数据顿。本发明所定义的顿头段即是指从FF FF FF FF AA 99 55 66直到30 00 40 50 09阳A8送一段数据顿。根据Xilinx的配置命 令结构，09阳A8是整个有效配置顿的总长度（W字为单位）。从FF FF FF FF AA 99 55 66开始直到30 00 40 00 50 XX XX XX送一段数据就是本方法定义的顿头段。其中XX XX XX指具体的顿长度，根据不同的寄存器件是不同的。
[0069] 在数据顿30 00 40 00 50 XX XX XX之后，数XX XX XX个字的距离后，中间的送 一段数据就是本方法所定义的顿数据段。
[0070] Bit流还会剩下一段数据，剩下的送些称为顿尾段。
[0071] 步骤S103 ;当反烙丝FPGA检测到所述外部存储设备输出的配置数据的数据值不 满足预设输出条件时，依照所述配置数据中的关键命令字，依次对每一段数据顿进行处理， 确定异常数据顿。
[0072] 本发明中，反烙丝FPGA检测外部存储设备输出的配置数据的数据值，当所述数据 值不满足预设输出条件时，结合配置数据中的关键命令字，对每一段数据顿进行处理，确定 异常数据顿，具体实现过程参见本发明图3 :
[0073] 所述预设输出条件为所述外部存储设备输出的配置数据的数据值为零；
[0074] 所述依次对每一段数据顿进行处理，确定异常数据顿包括：
[00巧]步骤S301 ;当所述外部存储设备输出的配置数据的数据值不为零时，判断所述外 部存储设备当前的跳转状态，所述跳转状态包括：写操作、读操作、全局配置、刷新和回读；
[0076] 步骤S302 ;当所述跳转状态对应全局配置、刷新或回读时，依照所述配置数据中 的关键命令字，依次对所述配置数据的顿头段、顿数据段和顿尾段中的每一顿数据进行读 取；
[0077] 步骤S303 ;将读取的每一顿数据与其对应的初始顿数据进行比对，确定异常数据 顿。
[007引本发明提供的顿序列处理方法，主要针对SRAM型FPGA在空间电磁福射影响下，发 生数据"翻转"的配置数据的顿序列处理过程。本发明中，为存储至外部存储设备中的配置 数据添加预先设计的关键命令字，对添加有关键命令字的配置数据进行数据顿分段；当反 烙丝FPGA检测到所述外部存储设备输出的配置数据的数据值不满足预设输出条件时，依 照所述配置数据中的关键命令字，依次对每一段数据顿进行处理，从而确定异常数据顿。应 用本发明提供的顿序列处理方法，反烙丝FPGA W数据顿为单位，对存储在外部存储设备中 的配置数据进行处理，相对于现有技术中整芯片配置数据的读取，在反烙丝FPGA资源容量 有限的基础上，对资源容量的需求有很多大程度的降低，减少了资源空间的占用，数据处理 速度有了很大的提升。
[0079] 本发明实施例中如图4所示，示出了时序处理的具体流程，经过处理后的顿序列 在外部存储设备FLASH存储区和SRAM型FPGA之间的交互包括；回读、刷新、全局配置，结合 图4及图7,其具体执行过程如下：
[0080] 反烙丝FPGA中的状态机实时监测配置管理寄存器CONFIG_MANAGER的值，当其值 不为零时，状态机进入判决状态ADJUDGE ;
[0081] 判决状态ADJUDGE根据配置管理寄存器C0NFIG_MANAG邸的值进行状态跳转。下 级状态分为；写FLA甜、读FLA甜、全局配置、刷新、回读共五个状态；
[0082] 对于写FLA甜、读FLA甜、全局配置、刷新、回读五个状态，写FLA甜、读FLA甜操作基 本一致，直接跳到针对FLA甜芯片的读写；基于FLA甜中对配置数据顿及命令的排布，全局 配置、刷新、回读Η个状态操作一致，均历经顿头段、顿数据段、顿尾段后完成对配置数据的 写入或读出；W下步骤按照全局配置为例进行描述，回读和刷新与此步骤类似；
[0083] 进入全局配置状态即LL_C0NFIG。在即LL_C0NFIG状态下判断SMAP接口是否初 始化完毕，如完成则进入FIRST_FRAME_HEAD状态机，否则等待。同时，在即LL_C0NFIG状态 下，Flash地址赋值ControLacMr =化ame_Head_A(Mr (全局配置顿头段首地址）；
[0084] 即LL_C0NFIG状态跳至FIRST_FRAME_HEAD (全局配置顿头段），在此状态下进行 对FLA甜Η个基片地址Control_ad化.的轮询累加（取3备份过程），数据读出后通过 SelectMap接口写入FPGA。直到定位到化ame_Head_End_Ad化（全局配置顿头段末地址）， 跳转至FRAME_HEAD_END全局配置顿头尾状态；
[0085] FIRST_FRAME_HEAD状态跳至FRAME_HEAD_END(全局配置顿头结束）；地址赋值 Cont;rol_a(Mr =化ame_Data_A(Mr (全局配置数据顿首地址）；
[0086] FRAME_HEAD_END状态跳至C0NFIG_DATA (全局配置数据段），对FLA甜Η个基片地 址ControLad化的轮询累加（取3备份过程），数据读出后通过SelectMap接口写入FPGA。 直到定位到化ame_Data_End_Ad化（全局配置数据段末地址）；跳至下一状态C0NFIG_DATA_ END全局配置数据段结束；
[0087] C0NFIG_DATA跳至CONFIG_DATA_END (全局配置顿数据段结束），并赋初值 Cont;rol_a(Mr = Rrame_Te;rminal_A(M;r (全局配置顿尾段首地址）；
[0088] CONFIG_DATA_END跳至FRAME_TERMINAL全局配置顿尾段，对化A甜Η个基片地址 ControLad化的轮询累加（取3备份过程），数据读出后通过SelectMap接口写入FPGA。 直到定位到化ame_Te;rminal_End_A(Mr (全局配置顿尾段末地址）；跳转至FRAME_END顿尾 结束状态；
[0089] FRAME_END状态下等待最后一个数据操作结束，返回至I呢L (初始状态），否则等 待。
[0090] 由上可知，本发明实施例中，依据所述配置数据对应的外部存储设备的Η个备份 地址，分别读出Η个备份地址下的配置数据的顿头段、顿数据段和顿尾段中的每一顿数据。 依据所述Η个备份数据及源数据进行校验对比，确定异常数据顿。
[0091] 本发明实施例中，SelectMAP配置接口提供了一个和Vbtex-4配置逻辑交互的8 位双向数据总线接口，该接口能够实现配置和回读功能。用户对Vbtex-4配置逻辑的操 作，必须通过写入特定的命令序列实现。借鉴于送个概念，为了更通用的实现对配置回读时 序的控制，本发明引用了若干扩展命令，用于反烙丝FPGA产生SelectMAP的时序，实现配置 时序的可编程。
[0092] 扩展命令集也是W 3化it为单位，其中31:24bit为扩展命令的固定字，W 0)饥1?01^_0)06表示，23:04为保留字，默认为全0,03:00为扩展命令字。具体格式如下：
[0093]
[0094] 各字段的定义及解释如下：
[009引 固定字；C0NTR0L_C0DE ;用来指示该字是扩展命令8' h阳；
[0096] 保留字：全0 ;
[0097] 扩展命令字：
[0098] SMAP-I呢