制器，与非口I，D触发器I，与口I，与非口II，D触发器II，与 非口III，D触发器III，与口II，与非口IV，D触发器IV，与非口V，D触发器V，与口III，与非口 VI，D触发器VI，与非口W，D触发器W，与口IV，与非口W，D触发器W，与非口IX，D触发器 IX，与口V，与非口X，D触发器X，与非口xi，D触发器刘，与口VI，与非口XLD触发器xn，与 非口XIII，D触发器XIII，与口VII，与非口XIV，D触发器XIV，与非口XV，D触发器XV;
[0036] 所述非口的输入端与数据输入输出与命令字分解存储控制模块的状态控制寄存 器的MO输出端连接，输出端与MO工作模式位寄存器组的一个输入端连接；
[0037] MO工作模式位寄存器组的另S个输入端分别与16位微处理器应用系统的复位 信号输出端、数据输入输出与命令字分解存储控制模块的读写信号控制模块的写工作模式 分频倍数编码信号输出端和计数器编号寄存器的计数器编号输出端连接，输出端分别与口 I、与口II、与口III、与口IV、与口V、与口VI和与口w的一个输入端连接；
[0038] 溢出清零脉冲控制器的=个输入端分别与数据输入输出与命令字分解存储控制 模块的读写信号控制模块的写状态控制信号输出端、状态控制寄存器的清溢出标志输出端 和计数器编号寄存器的计数器编号输出端连接，输出端分别和与非口I，与非口II，与非口 III，与非niv，与非nv，与非HVL与非HVIL与非nm与非nix，与非nx，与非nxi，与 非口xn，与非口XIII，与非口XIV，与非口XV的一个输入端连接；输出端还和D触发器I， D触发器II，D触发器III，D触发器IV，D触发器V，D触发器VI，D触发器W，D触发器W，D触 发器IX，D触发器X，D触发器XI，D触发器M，D触发器XIII，D触发器XIV和D触发器XV 的数据输入端连接；
[0039] 与非口I的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器I的时钟信号输入端连接；
[0040] D触发器I的数据输出端和与口I的另一个输入端连接；
[0041] 与口I的输出端作为16位计数器0的溢出标志输出信号与16位微处理器应用系 统连接；
[0042] 与非口II的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器II的时钟信号输入端连接；
[0043] D触发器II的数据输出端作为16位计数器1/32位计数器0的溢出标志输出信号 输出端与16位微处理器应用系统连接； W44] 与非口III的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器III的时钟信号输入端连接； W45]D触发器III的数据输出端和与口II的另一个输入端连接；
[0046] 与口II的输出端作为16位计数器2的溢出标志输出信号与16位微处理器应用系 统连接；
[0047] 与非口IV的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器IV的时钟信号输入端连接； W48]D触发器IV的数据输出端作为16位计数器3/32位计数器1的溢出标志输出信号 输出端与16位微处理器应用系统连接；
[0049] 与非口V的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器V的时钟信号输入端连接；
[0050] D触发器V的数据输出端和与口III的另一个输入端连接；
[0051] 与口III的输出端作为16位计数器4的溢出标志输出信号与16位微处理器应用系 统连接；
[0052] 与非口VI的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器VI的时钟信号输入端连接；
[0053] D触发器VI的数据输出端作为16位计数器5/32位计数器2的溢出标志输出信号 输出端与16位微处理器应用系统连接；
[0054] 与非口W的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器W的时钟信号输入端连接； 阳化5] D触发器W的数据输出端和与口IV的另一个输入端连接；
[0056] 与口IV的输出端作为16位计数器6的溢出标志输出信号与16位微处理器应用系 统连接；
[0057] 与非口W的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器W的时钟信号输入端连接；
[0058] D触发器W的数据输出端作为16位计数器7/32位计数器3的溢出标志输出信号 输出端与16位微处理器应用系统连接；
[0059] 与非口IX的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器IX的时钟信号输入端连接；
[0060] D触发器IX的数据输出端和与口V的另一个输入端连接；
[0061] 与口V的输出端作为16位计数器8的溢出标志输出信号输出端与16位微处理器 应用系统连接；
[0062] 与非口X的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器X的时钟信号输入端连接；
[0063] D触发器X的数据输出端作为16位计数器9/32位计数器4的溢出标志输出信号 输出端与16位微处理器应用系统连接；
[0064] 与非口XI的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器XI的时钟信号输入端连接； 阳〇化]D触发器XI的数据输出端和与口VI的另一个输入端连接；
[0066] 与口VI的输出端作为16位计数器10的溢出标志输出信号与16位微处理器应用 系统连接；
[0067] 与非口M的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端与 D触发器M的时钟信号输入端连接； W側 D触发器M的数据输出端作为16位计数器11/32位计数器5的溢出标志输出信号 输出端与16位微处理器应用系统连接；
[0069] 与非口XIII的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端 与D触发器XIII的时钟信号输入端连接；
[0070] D触发器XIII的数据输出端和与口W的另一个输入端连接；
[0071] 与口W的输出端作为16位计数器12的溢出标志输出信号输出端与16位微处理 器应用系统连接；
[0072] 与非口XIV的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端 与D触发器XIV的时钟信号输入端连接；
[0073] D触发器XIV的数据输出端作为16位计数器13/32位计数器6的溢出标志输出信 号输出端与16位微处理器应用系统连接；
[0074] 与非口XV的另一个输入端与计数处理控制模块的溢出标志输出端连接，输出端 与D触发器XV的时钟信号输入端连接；
[0075] D触发器XV的数据输出端作为16位计数器14的溢出标志输出信号输出端与16 位微处理器应用系统连接。
[0076] 由于采用W上结构，本实用新型之一种与16位微处理器应用系统连接的计数器 IP核具有W下有益效果：
[0077] 1.与16位微处理器应用系统连接，编程控制便利
[0078] 本实用新型的计数器IP核可W直接与16位微处理器应用系统连接，对计数器IP 核中的每个计数器进行功能设置时，16位微处理器只需要向计数器IP核发送1个命令字即 可确定该计数器的工作模式，滤波基准时钟脉冲分频倍数，启动该计数器的计数工作，W及 是否清该计数器的溢出标志和是否清计数当前值；16位微处理器还能够专口发送状态控 制命令，状态控制命令只对是否启动/停止计数工作，清溢出标志和清计数当前值进行设 置；对于一个32位计数器，需要分两次传输32位计数参数；16位微处理器还可W按照计数 器的地址直接读出该计数器的实时计数值，编程控制计数器便利。
[0079] 2.适合数量众多计数器计数与计数控制的系统需求
[0080] 本实用新型的计数器IP核内部有15个16位计数器，根据计数应用的需要设置命 令字可W将2个16位计数器组成32位计数器，最多能够设置组成7个32位计数器，每个 计数器能够选择设置十六种滤波基准时钟脉冲的分频倍数；计数时间到产生计数溢出信号 时，本实用新型的计数器IP核能够自动重新装载计数参数，能够满足数量众多计数器计数 与计数控制的系统需求。
[00川 3.FPGA并行处理计数，计数器IP核性价比高
[0082] 本实用新型除16位微处理器对计数器进行功能设置、计数参数传输、软件清计数 溢出标志，读出计数当前值，W及需要清计数当前值的操作之外，将不占用16位微处理器 的程序执行时间；本实用新型应用FPGA设计硬连接电路组成的计数器IP核能够与16位微 处理器应用系统连接，每一个计数器能够单独的选择时钟基准，能够自动重新装载计数参 数，占用16位微处理器的程序执行的时间大为减少，将其用于开发数量众多计数器计数与 计数控制的系统，可获很高的性价比。
[0083] 下面结合附图和实施例对本实用新型之一种与16位微处理器应用系统连接的计 数器IP核的技术特征作进一步的说明。
【附图说明】
[0084] 图1 :本实用新型之一种与16位微处理器应用系统连接的计数器IP核的电路结 构框图；
[00化]图2 :本实用新型之一种与16位微处理器应用系统连接的计数器IP核的封装图；
[0086] 图3 :本实用新型之一种与16位微处理器应用系统连接的计数器IP核的数据输 入输出与命令字分解存储控制模块的电路框图；
[0087] 图4 :本实用新型之一种与16位微处理器应用系统连接的计数器IP核的的计数 处理控制模块的电路框图；
[0088] 图5 :本实用新型之一种与16位微处理器应用系统连接的计数器IP核的计数器 溢出标志控制模块的电路框图。
[0089] 图中：
[0090] I- 16位微处理器应用系统，II-数据输入输出与命令字分解存储控制模块， III-脉冲200分频器，IV-计数处理控制模块，V-计数器溢出标志控制模块，VI-输入口控选择控制模块；
[0091] 1-16位双向数据选通S态口组，2-读写信号控制模块，3-计数参数寄存器，4-计数器编号寄存器，5-工作模式分频倍数编码寄存器，6-状态控制寄存器，7-非口，8-MO工作模式位寄存器组，9-溢出清零脉冲控制器，10-与非口I，Il-D触发器I，12-与 口I，13-与非口II，14-D触发器II，15-与非口III，16-D触发器III，17-与口II，18-与 非口IV，19-D触发器IV，20-与非口V，21-D触发器V，22-与口III，23-与非口VI，24-D触发器VI，25-与非口W，26-D触发器W，27-与口IV，28-与非口W，29-D触发器W， 30-与非口IX，31-D触发器IX，32-与口V，33-与非口X，34-D触发器X，35-与非口 刘，36-D触发器刘，37-与口VI，38-与非口Xn，39-D触发器Xn，40-与非口XIII，41-D 触发器XIII，42-与口W，43-与非口XIV，44-D触发器XIV，45-与非口XV，46-D触 发器XV，47-计数器控制操作模块，48-地址选通控制I,49-16位计数参数双端口存 储器，50-地址选通控制II，51-16位计数实时参数双端口存储器，52-地址选通控制III， 53-6位工作模式分频倍数编码双端口存储器，54-地址选通控制IV，55-3位状态控制 双端口存储器；56-4位计数滤波参数移位存储器。 阳09引文中缩略语说明：