专利名称：一种智能电表卡隔离装置的制作方法
技术领域：
本实用新型涉及电力领域，尤其涉及一种智能电表卡隔离装置。
背景技术：
智能电表的计量芯片以220V市电为参考地，预付费卡表需要用户进行人工操作将卡插入电表进行缴费和查询。为了安全起见，要求预付费卡的地不能浮在220V上面，而是以大地为基准地，因此卡与计量芯片之间必须进行隔离。图I是目前主流的智能电表分离器件方案(CPU和计量芯片分开)卡隔离装置示意图。所述隔离装置包括计量系统101 :智能电表的计量系统101，直接从220V上取电供给计量芯片，完成电量的计量，以220V为参考地；隔离系统102 :将计量芯片的地与CPU系统的地使用光耦隔离开来，需要隔离的信号包括SPI总线(包括时钟传输线、片选传输线、计量SPi数据输入传输线、计量SPi数据输出传输线)和电能脉冲输出。其中SPI总线的通信速率约为几KHz，使用低速光耦即可满足要求。CPU系统103 :CPU系统直接从220V取电，但是以大地作为参考，卡与CPU系统105通过IS07816协议直接共地连接，可以满足安全性需求；485系统(RS485协议串行通讯系统)104 485系统104用于与上位机进行通信，由于要求4000V耐压隔离，因此485系统104由一组独立的变压器供电，485系统104需要与CPU系统103使用光耦进行隔离。上述隔离方案成本低廉、使用安全可靠，在智能电表中得到了广泛的应用。随着智能电表中主要芯片的集成度越来越高，许多厂家已推出将计量芯片与CPU集成在一起的SOC芯片，那么SOC芯片的地就必须浮在220V市电上，卡与SOC之间必须进行隔离。图2是目前智能电表SOC方案卡隔离示意图，包括SOC (System on Chip)芯片201 S0C芯片201集成了 CPU和计量等，由一组变压器和整流 LDO (low dropout regulator)供电。485系统202 485系统202与SOC芯片201之间通过低速光耦隔离，由一组独立的变压器和整流LDO供电。卡203 :卡203与SOC芯片201之间需要进行隔离，卡203与SOC芯片201之间通过7816总线进行通信，如果需要隔离，至少需要四个低速光耦(卡检测输入、数据输入、数据输出、卡复位)和一个高速光稱(卡的时钟信号，IMhz 5MHz之间)。现有智能电表分离器件方案的卡隔离技术成本低廉、使用安全可靠，但是SOC芯片是智能电表未来的发展趋势，SOC芯片必须面临卡表隔离的技术难题。现有智能电表SOC方案卡隔离方法有如下缺点I.需要一个高速光耦，价格是低速光耦的8倍左右，成本较高；2.高速光耦在全温度范围内有一定的时钟相位波动，7816协议对时钟的占空比有较高要求，使用高速光耦存在一些可靠性的风险；[0015]3.该方案中的卡隔离需要4个低速光稱和I个高速光稱,光稱的功耗很大,不利于能源的节约利用。由于SOC智能电表隔离方案不成熟而且成本较高，所以卡表隔离方案成为阻碍SOC卡表市场应用的主要障碍之一。
实用新型内容本实用新型的主要目的在于提供一种智能电表卡隔离装置，旨在解决现在智能电表隔离方案不成熟而且成本较高的问题。本实用新型是这样实现的，一种智能电表卡隔离装置，包括输入端与交流电源连接，为所述装置提供电源输入的变压器；输入端与所述变压器的第一输出端连接，对变压器输出进行整流稳压的第一整流稳压模块；电源端与所述第一整流稳压模块的输出端连接，与上位机进行通信的通信模块；输入端与所述变压器的第二输出端连接，对变压器输出进行整流稳压的第二整流稳压模块；电源端与所述第二整流稳压模块的输出端连接，计量电量以及控制所述装置的系统芯片；分别与所述通信模块以及系统芯片连接，传输控制信息并进行电隔离的第一光耦和第二光耦；存储与处理预付费信息的预付费卡；电源端与所述第一整流稳压模块的输出端连接，预付费卡检测输入端、预付费卡数据输入端、预付费卡数据输出端以及高速时钟端与所述预付费卡连接，完成所述系统芯片与所述预付费卡之间接口转换的接口转换芯片；输入端与所述接口转换芯片的数据输出端连接，输入端与所述系统芯片的数据输入端连接，传输所述预付费卡信息并进行电隔离的第三光耦；输入端与所述系统芯片的数据输出端连接，输出端与所述接口转换芯片的数据输入端连接，传输所述系统芯片的运算控制信息并进行电气隔离的第四光耦。上述结构中，所述第一光I禹、第二光I禹、第三光I禹以及第四光I禹为低速光率禹。上述结构中，所述预付费卡包括复位端，所述复位端与电源连接。上述结构中，所述预付费卡包括复位端，所述复位端与所述接口转换芯片的复位信号输出端连接。上述结构中，所述接口转换芯片包括为所述接口转换芯片提供时钟的内部振荡器；与所述内部振荡器连接，负责上电和掉电可靠性处理、时钟稳定性处理以及执行卡插入检查的控制模块；与所述控制模块连接，为所述接口转换芯片提供电源、上电及掉电复位的复位电源；与所述控制模块、第三光耦的输入端、第四光耦的输出端以及预付费卡连接，进行数据透传的网络收发模块。[0037]在本实用新型中，不需要系统芯片直接给预付费卡提供时钟信号，所以可以将原方案的高速光耦省去，由于高速时钟不经过光耦，可以保证时钟在全温度范围内的稳定度和占空比，提闻了系统的可罪性。
图I是目前主流的智能电表分离器件方案(CPU和计量芯片分开)卡隔离装置示意图；图2是目前智能电表SOC方案卡隔离示意图；图3是本实用新型实施例提供的智能电表卡隔离装置的结构示意图；图4是本实用新型实施例提供的接口转换芯片的结构示意图；图5是本实用新型实施例提供的接口转换芯片的工作流程图。
具体实施方式
为了使本实用新型的目的、原理及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。在本实用新型中，所述完成系统芯片与所述预付费卡之间接口转换的接口转换芯片使原方案的高速光耦省去，由于高速时钟不经过光耦，可以保证时钟在全温度范围内的稳定度和占空比，提闻了系统的可罪性。图3示出了本实用新型实施例提供的智能电表卡隔离装置的结构，为了便于说明，仅示出了与本实用新型相关的部分，详述如下。本实用新型的主要目的在于提供一种智能电表卡隔离装置，包括输入端与交流电源连接，为所述装置提供电源输入的变压器301 ；输入端与所述变压器301的第一输出端连接，对变压器301输出进行整流稳压的第一整流稳压模块302 ；电源端与所述第一整流稳压模块302的输出端连接，与上位机进行通信的通信模块 304 ；输入端与所述变压器301的第二输出端连接，对变压器301输出进行整流稳压的第二整流稳压模块303 ；电源端与所述第二整流稳压模块303的输出端连接，计量电量以及控制所述装置的系统芯片307 ；分别与所述通信模块304以及系统芯片307连接，传输控制信息并进行电隔离的第一光稱305和第二光稱306 ；存储与处理预付费信息的预付费卡308 ；电源端与所述第一整流稳压模块302的输出端连接，预付费卡检测输入端Checklnput、预付费卡数据输入端Cardlnput、预付费卡数据输出端CardOutput以及高速时钟端Clk与所述预付费卡308连接，完成所述系统芯片307与所述预付费卡308之间接口转换的接口转换芯片309 ；输入端与所述接口转换芯片309的数据输出端DataOutput连接,输入端与所述系统芯片307的数据输入端连接，传输所述预付费卡信息并进行电隔离的第三光耦311 ；输入端与所述系统芯片307的数据输出端连接，输出端与所述接口转换芯片309的数据输入端DataInput连接，传输所述系统芯片307的运算控制信息并进行电气隔离的第四光耦310。所述接口转换芯片309可以是全定制集成电路(ASIC)也可以是MCU等通用芯片。所述接口转换芯片309与所述预付费卡308之间使用完整的7816通信协议进行通信。作为本实用新型一实施例，所述第一光稱305、第二光稱306、第三光稱311以及第四光耦310为低速光耦。在本实用新型实施例中，由于接口转换芯片309负责给卡提供时钟信号，该时钟信号频率在IMHf 5MHz之间，由于不需要系统芯片提供卡时钟，所以可以将原方案的高速 光耦省去，总共可以节省两个低速光耦和一个高速光耦，而只增加一个简单的接口转换芯 片309，其成本仅相当于两个低速光耦，因此从整体上相当于可节省一个高速光耦的成本。作为本实用新型一实施例，所述预付费卡308包括复位端Rst，所述复位端Rst与电源连接。使预付费卡308卡插入时自动实现复位。作为本实用新型一实施例，所述预付费卡308包括复位端Rst，所述复位端与所述接口转换芯片309的复位信号输出端Rst连接。由系统芯片307控制预付费卡308复位。图4示出了本实用新型实施例提供的接口转换芯片309的结构，为了便于说明，仅示出了与本实用新型相关的部分，详述如下。作为本实用新型一实施例，所述接口转换芯片309包括为所述接口转换芯片309提供时钟的内部振荡器3091 ；与所述内部振荡器3091连接，负责上电和掉电可靠性处理、时钟稳定性处理以及执行卡插入检查的控制模块3092 ；与所述控制模块3092连接，为所述接口转换芯片309提供电源、上电及掉电复位的复位电源3093 ；与所述控制模块3092、第三光耦311的输入端、第四光耦310的输出端以及预付费卡308连接，进行数据透传的网络收发模块网络收发模块3094。在本实用新型实施例中，所述接口转换芯片309还需要完成同步操作，将数据与时钟之间的波特率进行匹配。由于有同步操作，降低了对接口转换芯片309时钟频率的准确度要求，从而可以使用内部振荡器3091 (低成本RC振荡器)实现。由于7816协议中的数据信号由系统芯片307直接透传给预付费卡308，而预付费卡308的时钟芯片由内部振荡器3091直接提供，RC时钟频率具备一定的离散度，两者之间是不同步的。7816协议要求卡时钟与卡数据之间满足一定的分频关系，所以接口转换芯片309首先要完成系统芯片307与接口转换芯片309的通信速率同步功能，在同步完成后再进行数据透传功能，并将输入的两个单向数据信号合并成一个双向IO输出。接口转换芯片309最少只需要8个管脚即可完成接口转换功能。图5示出了本实用新型实施例提供的接口转换芯片的工作流程，为了便于说明，仅示出了与本实用新型相关的部分，详述如下。所述接口转换芯片309的工作流程为步骤S405 :当没有预付费卡插入或者系统芯片没有对其发起同步请求时，接口转换芯片处于待机状态；步骤S406:当接口转换芯片检测到有卡插入时(通过卡检测输入引脚)或者收到系统芯片发出的同步请求时，接口转换芯片启动同步操作，否则仍然处于待机状态；步骤S4007 :接口转换芯片向系统芯片发送一串同步字符串，系统芯片收到同步字符串后计算得到接口转换芯片的波特率，同步操作完成。同步操作完成双向光耦通路的连通性检测、波特率的检测和适应、同步状态的相互确认等；步骤S408 :同步操作完成后，系统芯片按照计算得到的波特率开始按照预付费卡的协议要求发送数据，此时接口转换芯片只是完成数据的透传功能；步骤S409 :系统芯片判断数据传输是否完成或者预付费卡是否仍然连接，如已完成则回到待机状态，如未完成则继续透传。在本实用新型中，不需要系统芯片307直接给预付费卡308提供时钟信号，所以可以将原方案的高速光耦省去，由于高速时钟不经过光耦，可以保证时钟在全温度范围内的·稳定度和占空比，提高了系统的可靠性。由于采用了每次操作均进行同步的策略，因此对于卡时钟信号并不要求准确的频率，因而降低了该方案的实现难度。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种智能电表卡隔离装置，其特征在于，所述装置包括 输入端与交流电源连接，为所述装置提供电源输入的变压器； 输入端与所述变压器的第一输出端连接，对变压器输出进行整流稳压的第一整流稳压模块； 电源端与所述第一整流稳压模块的输出端连接，与上位机进行通信的通信模块； 输入端与所述变压器的第二输出端连接，对变压器输出进行整流稳压的第二整流稳压模块； 电源端与所述第二整流稳压模块的输出端连接，计量电量以及控制所述装置的系统芯片; 分别与所述通信模块以及系统芯片连接，传输控制信息并进行电隔离的第一光耦和第~■光率禹; 存储与处理预付费信息的预付费卡； 电源端与所述第一整流稳压模块的输出端连接，预付费卡检测输入端、预付费卡数据输入端、预付费卡数据输出端以及高速时钟端与所述预付费卡连接，完成所述系统芯片与所述预付费卡之间接口转换的接口转换芯片； 输入端与所述接口转换芯片的数据输出端连接，输入端与所述系统芯片的数据输入端连接，传输所述预付费卡信息并进行电隔离的第三光耦； 输入端与所述系统芯片的数据输出端连接，输出端与所述接口转换芯片的数据输入端连接，传输所述系统芯片的运算控制信息并进行电气隔离的第四光耦。
2.如权利要求I所述的智能电表卡隔离装置，其特征在于，所述第一光耦、第二光耦、第三光耦以及第四光耦为低速光耦。
3.如权利要求I所述的智能电表卡隔离装置，其特征在于，所述预付费卡包括复位端，所述复位端与电源连接。
4.如权利要求I所述的智能电表卡隔离装置，其特征在于，所述预付费卡包括复位端，所述复位端与所述接口转换芯片的复位信号输出端连接。
5.如权利要求I所述的智能电表卡隔离装置，其特征在于，所述接口转换芯片包括 为所述接口转换芯片提供时钟的内部振荡器； 与所述内部振荡器连接，负责上电和掉电可靠性处理、时钟稳定性处理以及执行卡插入检查的控制模块； 与所述控制模块连接，为所述接口转换芯片提供电源、上电及掉电复位的复位电源； 与所述控制模块、第三光耦的输入端、第四光耦的输出端以及预付费卡连接，进行数据透传的网络收发模块。
专利摘要本实用新型涉及一种智能电表卡隔离装置，包括为所述装置提供电源输入的变压器；对变压器输出进行整流稳压的第一整流稳压模块；与上位机进行通信的通信模块；对变压器输出进行整流稳压的第二整流稳压模块；计量电量以及控制所述装置的系统芯片；传输控制信息并进行电隔离的第一光耦和第二光耦；存储与处理预付费信息的预付费卡；完成所述系统芯片与所述预付费卡之间接口转换的接口转换芯片；传输所述预付费卡信息并进行电隔离的第三光耦、第四光耦。在本实用新型中，不需要系统芯片直接给预付费卡提供时钟信号，所以可以将原方案的高速光耦省去，由于高速时钟不经过光耦，可以保证时钟在全温度范围内的稳定度和占空比，提高了系统的可靠性。
文档编号G07F15/06GK202720721SQ20122036038
公开日2013年2月6日 申请日期2012年7月24日 优先权日2012年7月24日
发明者苗书立, 邱红霞, 汤江逊, 赵琮 申请人:深圳市锐能微科技有限公司