一种多时钟双核同步计时器的制作方法

本实用新型涉及游泳记时设备领域，尤其涉及一种双核同步计时器。

背景技术：

游泳比赛中计时器是保证比赛顺利公平进行的关键设备，现有技术中的计时器的记时方式是单一记时方式，也就是单核计时方式，时钟一般只有一路，一旦该路时钟信号异常，将导致整个系统时钟异常。同时，现有技术的计时器不具有应急备份功能，一旦发生异常掉电的情况，比赛成绩计时结果将会丢失，不能显示结果信息。

技术实现要素：

为了解决上述问题，本实用新型提供了一种多时钟双核同步计时器，提供一种双核计时、多时钟、且数据异常时具有数据备份并能够显示结果的计时器。为实现上述目的，本实用新型采取的技术方案为：一种多时钟双核同步计时器，包括电池备份管理单元、电池、直流电源、高精度硬件记时单元、基于timer的软件记时单元、信息显示单元、数据发送单元、时钟切换单元和同频的外部多路时钟源，其特征是所述的电池、直流电源、时钟切换单元、高精度硬件记时单元、基于timer的软件记时单元、信息显示单元与控制系统供电来源的电池备份管理单元相连接，高精度硬件记时单元、基于timer的软件记时单元与起到数据存储功能的数据发送单元相连接，具有数据显示功能的信息显示单元与数据发送单元相连接，所述的同频的外部多路时钟源与控制时钟源输出的时钟切换单元相连接，高精度硬件记时单元、基于timer的软件记时单元、数据发送单元、信息显示单元与时钟切换单元相连接。

进一步地，时钟切换单元包括时钟检测电路和消毛刺高速模拟开关电路，所述的时钟检测电路与消毛刺高速模拟开关电路相连接，时钟检测电路、消毛刺高速模拟开关电路与同频的外部多路时钟源相连接。

进一步地，时钟检测电路包括高频检测时钟、D触发器、计数器和时钟失效判断单元，所述的高频检测时钟与D触发器相连接，D触发器与计数器相连接，计数器与时钟失效判断单元相连接。

进一步地，同频的外部多路时钟源包括预设数量的频率相同的外部时钟源。

进一步地，高频检测时钟的频率是外部时钟源的偶数倍率，一般是十几倍甚至更多倍。

进一步地，消毛刺高速模拟开关电路包括信号选择通道、双极性晶体管Ⅰ和双极性晶体管Ⅱ，所述的信号选择通道与双极性晶体管Ⅰ相连接，双极性晶体管Ⅰ与双极性晶体管Ⅱ相连接。

进一步地，信息显示单元包括墨水屏，所述的墨水屏能够实时显示记时结果，如果信息显示单元出现断电的情况，墨水屏仍可残留显示断电前的数据。

进一步地，电池设置为锂电池。

与现有技术相比，本实用新型具有以下有益效果：突然断电时可以启动备用电池，软硬件并发计时，计时结果更加可靠，采用同频的外部多路时钟源，时钟信号准确、可靠，具有结果显示功能，即使断电也可以显示断电前的数据。

附图说明

以下结合附图对本实用新型做进一步详细描述。

附图1是本实用新型的结构示意图；

附图2是时钟切换单元的结构示意图；

附图3是时钟检测电路的结构示意图；

附图4是消毛刺高速模拟开关电路的结构示意图；

附图中：1、电池备份管理单元，2、电池，3、直流电源，4、高精度硬件记时单元，5、基于timer的软件记时单元，6、信息显示单元，7、数据发送单元，8、时钟切换单元，81、时钟检测电路，811、高频检测时钟，812、D触发器，813、计数器，814、时钟失效判断单元，82、消毛刺高速模拟开关电路，821、双极性晶体管Ⅱ，822、双极性晶体管Ⅰ，823、信号选择通道，9、同频的外部多路时钟源。

具体实施方式

为了使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图1、附图2、附图3和附图4及具体实施例对本实用新型作进一步的说明。

如附图1所示，一种多时钟双核同步计时器，包括电池备份管理单元1、电池2、直流电源3、高精度硬件记时单元4、基于timer的软件记时单元5、信息显示单元6、数据发送单元7、时钟切换单元8和同频的外部多路时钟源9，其特征是所述的电池2、直流电源3、时钟切换单元8、高精度硬件记时单元4、基于timer的软件记时单元5、信息显示单元6与控制系统供电来源的电池备份管理单元1相连接，高精度硬件记时单元4、基于timer的软件记时单元5与起到数据存储功能的数据发送单元7相连接，具有数据显示功能的信息显示单元6与数据发送单元7相连接，所述的同频的外部多路时钟源9与控制时钟源输出的时钟切换单元8相连接，高精度硬件记时单元4、基于timer的软件记时单元5、数据发送单元7、信息显示单元6与时钟切换单元8相连接。

进一步地，如附图2所示，时钟切换单元8包括时钟检测电路81和消毛刺高速模拟开关电路82，所述的时钟检测电路81与消毛刺高速模拟开关电路82相连接，时钟检测电路81、消毛刺高速模拟开关电路82与同频的外部多路时钟源9相连接。时钟检测电路81通过检测同频的外部多路时钟源9频率、相位的变化情况，判断时钟信号是否正常，然后将时钟切换信号以编码的形式输出给消毛刺高速模拟开关电路82，用来控制消毛刺高速模拟开关电路82可以往哪一路切换。消毛刺高速模拟开关电路82首先使多路正常的、同频输入时钟信号实现相位同步，平滑切换同频时钟源信号，然后将时钟源信号输出。

进一步地，如附图3所示，时钟检测电路81包括高频检测时钟811、D触发器812、计数器813和时钟失效判断单元814，所述的高频检测时钟811与D触发器812相连接，D触发器812与计数器813相连接，计数器813与时钟失效判断单元814相连接。在该电路中，所有的D触发器812都由同一个高频检测时钟812来驱动。每一路低频的同频时钟信号（1......N）依次作为各个D触发器812的D输入端，每个D触发器812的Q输出端作为计数器813的输入，由于在一个低频时钟周期的时间段内，Q端会有多个输出，计数器813会统计一个低频时钟周期内Q输出端0-1高低电平的个数，同理，为了提高准确度，可以在若干个低频时钟周期内，统计Q端0-1高低电平的个数，高低电平的分布情况就可以反映出该路时钟信号是否正常。时钟失效判断单元814根据每一路计数器813的计数结果，可以判断哪一路时钟是在正常工作，哪一路时钟出现了异常，以二进制编码的形式输出检测结果，同时复位每一路计数器813。

进一步地，同频的外部多路时钟源9包括预设数量的频率相同的外部时钟源。

进一步地，高频检测时钟811的频率是外部时钟源的偶数倍率，一般是十几倍甚至更多倍。

进一步地，如附图4所示，消毛刺高速模拟开关电路82包括信号选择通道823、双极性晶体管Ⅰ822和双极性晶体管Ⅱ821，所述的信号选择通道823与双极性晶体管Ⅰ822相连接，双极性晶体管Ⅰ822与双极性晶体管Ⅱ821相连接。选择第一路模拟信号，则令信号选择通道823为低电平（=0）,双极性晶体管Ⅰ822截止，双极性晶体管Ⅰ822的集电极为高电平，双极性晶体管Ⅱ821导通，输入信号模拟信号1被选中，输出模拟信号1，反之亦然，第二到第n通道的导通、截止原理同上。

进一步地，信息显示单元6包括墨水屏，所述的墨水屏能够实时显示记时结果，如果信息显示单元出现断电的情况，墨水屏仍可残留显示断电前的数据。

进一步地，电池2设置为锂电池。

本实用新型的工作原理和工作过程如下，工作原理：电池备份管理单元1管理电路的供电来源，当有直流电源3时，整个系统的供电是直流电源3；当直流电源出现异常，无法给系统正常供电时，电池备份管理单元1把系统供电来源紧急切换为电池2；高精度硬件记时单元4利用高精度记时电路实现比赛的记时，基于timer的软件记时单元5借助MCU内部的定时器模块，通过软件方式实现比赛的记时。同频的外部多路时钟源9的某一路外部时钟源发生异常时，时钟切换单元8切换另一路外部时钟源作为时钟输入。

工作过程：同频的外部多路时钟源9，外部时钟源1、......外部时钟源N(N>=2)接入时钟切换单元8，外部时钟源1在工作正常的情况下，时钟切换单元8默认使用外部时钟源1作为时钟输出，如果外部时钟源1发生故障，没有有效的输出时，时钟切换单元8把时钟源切换为下一个正常的外部时钟源。时钟切换单元8把有效时钟输出高精度硬件记时单元4、基于timer的软件记时单元5、信息显示单元6、数据发送单元7；高精度硬件记时单元4、基于timer的软件记时单元5并发工作，产生两个计时结果，默认使用高精度硬件计时单元4的输出结果；数据发送单元7默认接收高精度硬件记时单元4的记时结果，并把结果转发给信息显示单元6；当高精度硬件记时单元4的结果不可用时，数据发送单元6会发送基于timer的软件记时单元5的记时结果；基于墨水屏的信息显示单元6会实时显示接收到的记时结果，一旦发生全系统无电可用的异常，墨水屏上还会保留掉电前的信息，以备查询记时结果。

与现有技术相比，本实用新型具有以下有益效果：突然断电时可以启动备用电池，软硬件并发计时，计时结果更加可靠，采用同频的外部多路时钟源，时钟信号准确、可靠，具有结果显示功能，即使断电也可以显示断电前的数据。

利用本实用新型所述的技术方案，或本领域的技术人员在本实用新型技术方案的启发下，设计出类似的技术方案，而达到上述技术效果的，均是落入本实用新型的保护范围。