专利名称：消除动态随机处理内存的短路漏泄电流的电路的制作方法
技术领域：
本发明涉及一种消除动态随机处理内存的漏泄电流的电路，特别涉及一种消除动态随机处理内存的位线和字线间短路备用电流(shortDC standby current)的电路。
背景技术：
在动态随机处理内存的制造过程中，有时会出现字线和位线短路的情形，因而造成漏泄电流而影响产品的优良率。
一种解决上述问题的方式在美国专利号5,499,211，标题为“BIT-LINE PRECHARAGE CURRENT LIMITER FOR CMOSDYNAMIC MEMORIES(用于CMOS动态存储器的位线预充电电流限制器)”的专利说明书中被公开。如
图1所示，该已知技术的电路10包含一字线12、一互补的位线13、一预充电均衡电路(equalization circuit)14及一限流装置11。该己知技术为避免字线(WL)和位线(BL)短路而造成过大的漏泄电流，特别在一预充电电压源(VBLEQ)15和位线13之间加入该限流装置11，例如一耗尽型的N型晶体管(depletion NMOS)，用以限制当位线和字线发生短路时的最大漏泄电流。
然一般而言，字线驱动电压(VWL)在静止模式时为0伏特，如图2(a)所示的字线驱动电路20。然而此时的位线电压Vbl大于0伏特，因此在静止模式时将形成一漏泄电流路径，该漏泄电流由BLEQ、BL、WL流至接地端。图2(b)是图1和图2(a)的工作时序图。换言之，现有方式仅能降低字线12和位线13短路时的漏泄电流，却不能有效地予以消除。对于目前低功率动态随机处理内存的产品应用，该漏泄电流仍然因太大了而无法满足市场的需求。
鉴于现有技术存在的问题，本发明提出一新颖的消除动态随机处理内存的短路漏泄电流的电路，以克服上述缺点。
发明内容
本发明的主要目的是提供一种消除动态随机处理内存的短路漏泄电流的电路，使其在静止模式所输出的字线电压等于位线电压，从而可消除因位线和字线间短路所造成的漏泄电流，可适用于低功率动态随机处理内存的应用需求。
为了达到上述目的，本发明提供了一种消除动态随机处理内存的短路漏泄电流的电路，包含一块检测电路，用于在检测到该动态随机处理内存的位线和字线间短路时，启动一短路控制信号；以及 一字线驱动电路，连接至该块检测电路的输出端，用于在该短路控制信号被启动时，在静止模式时将发生短路的字线电压设定为等于位线电压。
附图简述本发明将依照附图来进行详细说明，其中图1是一现有的消除动态随机处理内存的短路漏泄电流的电路；图2a是一现有的字线驱动电路；图2b是图1和图2(a)的工作时序图；图3a是本发明的字线驱动电路的一实施例的结构示意图；图3b是本发明的位线和字线没有短路时的工作时序图；图3c是本发明的位线和字线短路时的工作时序图；图4a是图3a中的块检测电路的一实施例的结构示意图；图4b是图4a的块检测电路的时序图；图5a是图4a中的反相器的一实施例的具体电路图；
图5b是与图5a相对应的时序图；图6a的图4a中的第一逻辑电路的一实施例的具体电路图；图6b是与图6a相对应的时序图；及图7是图4a中的第二逻辑电路的一实施例的具体电路图。
最佳实施方式如图3a所示，图3a为本发明的字线驱动电路的一实施例的结构示意图。该实施例是在如图2a所示的现有字线驱动电路(例如一反相器)的前级加入一块检测电路31，且在静止模式时将字线驱动电压VWL由0伏特提升至位线电压VBL。图3b是本发明的位线和字线没有短路时的工作时序图，图3(c)是本发明的位线和字线短路时的工作时序图。当位线和字线没有短路时，选择线路S为0，否则设定为1。该块检测电路31的作用类似一译码器，当选择线路S为0时，输出信号A等于输入信号IN；换言之，在此时该块检测电路31形同透明。然当选择线路S为1时，该块检测电路31将输入信号IN的值反相而得到输出信号A的值。亦即该信号A是作为一短路控制信号。通过本发明的电路，可消除因制造过程的瑕疵而造成静止状态的漏泄电流问题，且可满足低功率动态随机处理内存的产品要求。
此外，由于本发明使发生短路现象的字线驱动电路在静止模式的输出电压等同于字线电压，因此可完全消除位线和字线短路时的漏泄电流。换言之，本发明可省略现有技术所使用的限流装置11而仍能达到更佳的功效。
图4(a)是图3(a)的块检测电路31的一实施例的结构示意图。通过作为产生控制信号之第一逻辑电路41、作为开关之第二逻辑电路42、反相器43和熔线44，该选择线路S和输入信号IN可产生输出信号A和WL的值，其中信号EQ可作为电平漂移(level shift)的控制信号。图4(b)是图4(a)的块检测电路的时序图。
图5(a)是图4(a)中的反相器43的一实施例的具体电路图，其系串联同一字线的反相器，以产生各位线信号。通过图4(a)的熔线44和位于行列的备份电路，可修复位线和字线短路的问题。图5(b)是图5(a)的相对应的时序图。
图6(a)是图4(a)的第一逻辑电路41的一实施例的具体电路图，其用于将选择线路S和输入信号IN的值转换為输出信号A的控制信号FBLOWN和bFBLOWN。图6(b)是其相对应的时序图。
图7是图4(a)的第二逻辑电路42的一实施例的具体电路图，其系作为一开关，当控制信号FBLOWN为逻辑0时其输出为逻辑1，便于产生输出信号A。
本发明的技术内容及技术特点已公开如上，然而本领域的熟练技术人员仍可能基于本发明公开的内容而作出多种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于所具体描述的内容，而应包括各种不背离本发明的精神的替换及修饰，并为后附的权利要求的范围所涵盖。
权利要求
1.一种消除动态随机处理内存的短路漏泄电流的电路，包括一块检测电路，用于在检测到该动态随机处理内存的位线和字线间短路时，启动一短路控制信号；以及一字线驱动电路，连接至该块检测电路的输出端，用于在该短路控制信号被启动时，在静止模式时将发生短路的字线电压设定为等于位线电压。
2.根据权利要求1所述的消除动态随机处理内存的短路漏泄电流的电路，其中该块检测电路为一译码器电路。
3.根据权利要求2所述的消除动态随机处理内存的短路漏泄电流的电路，其中该块检测电路包括顺序串联连接的一熔线、作为产生控制信号的第一逻辑电路、作为开关的第二逻辑电路及反相器。
4.根据权利要求1所述的消除动态随机处理内存的短路漏泄电流的电路，其中该字线驱动电路为一反相器。
5.根据权利要求1所述的消除动态随机处理内存的短路漏泄电流的电路，其中该字线驱动电路包括多个位于行列的备份反相器。
全文摘要
本发明公开一种消除动态随机处理内存的短路漏泄电流的电路，包括一块检测电路，用于在检测到该动态随机处理内存的位线和字线间短路时，启动一短路控制信号；以及一字线驱动电路，连接至该块检测电路的输出端，用于在该短路控制信号被启动时，在静止模式时将发生短路的字线电压设定为等于位线电压，从而可消除因位线和字线间短路所造成的漏泄电流。
文档编号G11C11/4063GK1517998SQ0310069
公开日2004年8月4日 申请日期2003年1月17日 优先权日2003年1月17日
发明者林玉漳 申请人:华邦电子股份有限公司