专利名称：双相预充电电路及其组合的消除漏泄电流电路的制作方法
技术领域：
本发明涉及一种消除动态随机处理内存的漏泄电流的电路，特别涉及一种消除动态随机处理内存的位线和字线间短路备用电流(shortDC standby current)的电路。
背景技术：
在动态随机处理内存的制造过程中，有时会出现字线和位线短路的情形，因而造成漏泄电流而影响产品的优良率。
一种解决上述问题的方式在美国专利号5,499,211，标题为“BIT-LINE PRECHARAGE CURRENT LIMITER FOR CMOS DYNAMICMEMORIES(用于CMOS动态存储器的位线预充电电流限制器)”的专利说明书中被公开。如图1所示，该现有技术的电路10包含一字线12、一互补的位线13、一预充电均衡电路14(equalization circuit)及一限流装置11。该均衡电路作用在于为互补位线在初始状态时提供相同的电位，而预充电的目的在于使互补位线在初始状态时具有一预定的电位。该现有技术为避免字线(WL)和位线(BL)短路而造成过大的漏泄电流，特别在一预充电电压源(VBLEQ)15和位线13之间加入该限流装置11，例如一耗尽型的N型晶体管(NMOS)，用以限制当位线和字线发生短路时的最大漏泄电流。
然一般而言，字线驱动电压(VWL)在静止模式时为0伏特。而此时EQL控制信号被启动，使得位线电压VBL大于0伏特，因此在静止模式时将形成一漏泄电流路径，该漏泄电流由BLEQ、BL、WL流至接地端。换言之，现有方式仅能降低字线12和位线13短路时的漏泄电流，却不能有效地予以消除。对于目前低功率动态随机处理内存的产品应用，该漏泄电流仍然因太大了而无法满足市场的需求。
鉴于现有技术存在的问题，本发明提出一新颖的双相预充电电路，以克服上述缺点。
发明内容
本发明的主要目的是提供一种双相预充电电路，其仅在工作模式内激活，用以导通预充电电压源至位线。而在静止模式时，该双相预充电电路处于断路的状态，从而可消除因位和字线间短路所造成的漏泄电流。
本发明的另一目的是提供与上述双相预充电电路相组合的消除动态随机存取内存的漏泄电流电路，可适用于低功率动态随机处理内存的应用需求。
为了达到上述目的，根据本发明的一方面，提供了一种双相预充电电路，用于消除动态随机存取内存因位线和字线短路而产生的漏泄电流，包含有互补的位线；一预充电电压源；一预充电均衡电路，其一端连接至该预充电电压源，另一端连接至该互补的位线；其中来自外部的至少一控制信号仅在该动态随机存取内存的工作模式的前端和末端分别激活一脉冲，用以导通该预充电电压源至该位线，而在静止模式时该控制信号系处于关闭的状态。
根据本发明的另一方面，提供了一种消除动态随机存取内存的短路漏泄电流的电路，包含一预充电电压源、多个字线、多个互补的位线及多个预充电均衡电路，其特征在于该预充电均衡电路之一端连接至该预充电电压源，另一端连接至该些互补的位线；且来自外部的至少一控制信号仅在该动态随机存取内存的工作模式之前端和末端分别激活一脉冲，用以导通该预充电电压源至该位线，而在静止模式时该控制信号处于关闭的状态。
本发明将依照附图来详细说明，其中图1(a)是一现有的消除漏泄电流的电路的结构示意图；图1(b)是图1(a)的工作时序图；图2(a)是本发明的消除漏泄电流电路的第一实施例的具体电路图；图2(b)是图2(a)的工作时序图；图3(a)是本发明的消除漏泄电流电路的第二实施例的具体电路图；及图3(b)的图3(a)的工作时序图。
图4是本发明的消除漏泄电流电路用于存储矩阵的实施例。
具体实施例方式
请参考图2(a)，本发明的消除动态随机存取内存的短路漏泄电流的电路20包含一预充电电压源24、多个字线22、多个互补的位线23及多个预充电均衡电路21。该实施例中向预充电均衡电路21提供具有双相的θ1控制信号25。该θ1控制信号25在工作模式期间将激活两个脉冲，其中第一个脉冲位于字线工作之前，而另一个脉冲位于字线工作之后，其目的是将一预充电电压源VBLEQ24预充电至互补的位线23。更重要的一点在于该θ1控制信号25在静止模式期间为关闭状态，因此即便位线23和字线22发生短路，亦不会有漏泄电流产生。通过本发明的电路，可消除因制造过程的瑕疵而在静止状态产生漏泄电流的问题，且可满足低功率动态随机处理内存的产品要求。
此外，由于本发明切断位线23在静止模式的导通路径，因此可完全消除位线23和字线22短路时的漏泄电流。换言之，本发明可省略现有技术所使用的限流装置11而仍能达到更佳的功效。
请参考图3(a)，该实施例是在该预充电均衡电路21采用两个控制信号θ1和θ2。该θ1控制信号用于在字线工作之前的工作模式期间启动脉冲，而该θ2控制信号用于在字线工作之后的工作模式期间启动脉冲。然和第一实施例相同的是，无论是控制信号θ1或θ2，其在静止模式期间均为关闭状态，因此可确保不致因位线23和字线22发生短路而产生漏泄电流。
本发明的预充电电路21并不限于上述特定结构。在图2(a)的结构中包含第一晶体管26、第二晶体管27和第三晶体管28，该第一晶体管26跨越连接至该多个互补的位线23，该第二和第三晶体管27、28分别串接至该多个互补的位线23，且该第一、第二和第三晶体管26、27、28的门极连接至该控制信号25。然，图2(a)的结构仅为一例示，凡能实现在工作模式期间将该预充电电压源VBLEQ24预充电至互补的位线23的结构，均为本发明的技术思想所涵盖的范围之内。
图4是本发明的消除漏泄电流电路用于存储矩阵的实施例。与大多数存储矩阵线相同，将位于同一列的存储单元连接至同一位线，而将同一行的存储单元连接至同一字线。本发明的特点在于使同一行的存储单元连接至同一控制信号θ1。由于本发明可利用控制信号θ1切断位线在静止模式的导通路径，因此可完全消除位线与字线短路时的漏泄电流。
本发明的技术内容及技术特点已描述如上，然而本领域的熟练技术人员仍可基于本发明的教示及公开的内容而作出多种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所描述的内容，而应包括各种不背离本发明精神的替换及修饰，并为后附的权利要求所定义的范围所涵盖。
权利要求
1.一种双相预充电电路，用于消除动态随机存取内存因位线和字线短路而产生的漏泄电流，包含多个互补的位线；一预充电电压源；一预充电均衡电路，其一端连接至该预充电电压源，另一端连接至该些互补的位线；其中来自外部的至少一控制信号仅在该动态随机存取内存的工作模式之前端和末端分别激活一脉冲，用以导通该预充电电压源至该位线，而在静止模式时该控制信号系处于关闭的状态。
2.根据权利要求1的双相预充电电路，其中该预充电均衡电路包含第一、第二和第三晶体管，该第一晶体管跨越连接至该互补的位线，该第二和第三晶体管分别串接至该互补的位线，且该第一、第二和第三晶体管的门极被提供以该控制信号。
3.根据权利要求1的双相预充电电路，其中提供给该预充电均衡电路的控制信号为两组控制信号，各组控制信号分别用于产生工作模式的前端和末端的脉冲。
4.一种消除动态随机存取内存的短路漏泄电流的电路，包含一预充电电压源、多个字线、多个互补的位线及多个预充电均衡电路，其特征在于所述若干个预充电均衡电路具有一控制信号，且所述控制信号仅在所述动态随机存取存储器工作模式的前端和末端分别启动一脉冲，用于将所述预充电电压源导通至所述若干个互补的位线，而在静止模式时所述控制信号关闭，由此可消除因所述位线和所述字线间短路所造成的漏泄电流。
5.根据权利要求4的消除动态随机存取内存的短路漏泄电流的电路，其中提供给该多个预充电均衡电路的控制信号为两组，各组控制信号分别用于产生工作模式的前端和末端的脉冲。
6.根据权利要求4的消除动态随机存取内存的短路漏泄电流的电路，其中该多个预充电均衡电路包含第一、第二和第三晶体管，该第一晶体管跨越连接至该多个互补的位线，该第二和第三晶体管分别串接至该多个互补的位线，且该第一、第二和第三晶体管的门极被提供以该控制信号。
全文摘要
本发明公开了一种双相预充电电路，用于消除动态随机存取内存因位线和字线短路而产生的漏泄电流，包含互补的位线；一预充电电压源；一预充电均衡电路，其一端连接至该预充电电压源，另一端连接至该互补的位线；其中来自外部的至少一控制信号仅在该动态随机存取内存的工作模式之前端和末端分别激活一脉冲，用以导通该预充电电压源至该位线，而在静止模式时该控制信号系处于关闭的状态。从而可消除因位线和字线间短路所造成的漏泄电流。
文档编号G11C11/4091GK1517999SQ0310069
公开日2004年8月4日 申请日期2003年1月17日 优先权日2003年1月17日
发明者陈健中 申请人:华邦电子股份有限公司