专利名称：信号处理电路的制作方法
技术领域：
本发明涉及一种信号处理电路，尤其涉及一种处理二值化颤动信号的信号处理电路。
背景技术：
以往在CD或DVD等记录型光盘片中，记录/再生数据的轨道形成朝径向蛇行的颤动部。光盘装置具备在装上光盘片时和该光盘片的表面相向的光头。光头通过向盘片照射激光将数据记录于盘片，同时通过接受来自盘片的反射光输出与盘片所记录的数据相应的再生的信号。光头所再生的数据包括由形成于盘片的颤动部所引起的信号(以下称为颤动信号)。光盘装置从光头所再生的数据中抽出颤动信号后，根据该颤动信号取得表示盘片位置的地址数据、控制令盘片转动的主轴马达的驱动、或者产生基准时钟脉冲等。
于是为了使光盘装置恰当地发挥功能，需要自形成于盘片的颤动部产生适当地与该颤动部相应的颤动信号。即，若颤动信号不是适当且确实地按照盘片颤动部再生的，就有可能中断对盘片的记录，此外，还可能发生该记录无法继续的情况。因此，在避免这种不良情况上，监视自光盘片的颤动部所产生的颤动信号品质就变得很重要。
当发生了颤动信号所含的地址数据等的检测误差时，颤动信号的品质恶化。因此，依照有无地址数据的检测误差可判定颤动信号的品质。
发明内容
可是，只要颤动信号的品质不是相当程度地恶化，就不会发生依照颤动信号的地址数据的检测误差。因而，当检测到地址数据的检测误差时，可能由于颤动信号的品质恶化，已中断对光盘片的记录，此外，该记录可能已无法继续。因此，考虑到这一点，依照是否发生了地址数据的检测误差判定颤动信号的品质是不适当的。
而且，在以往的这种信号处理电路中，一般在颤动信号二值化后进行处理。此时，通过向二值化电路的比较器反馈而带来滞后，除去模拟信号所含的颤动。可是，在使二值化电路具有滞后时，具有由于颤动信号的电平变化或噪声的影响，而导致二值化后的C/N恶化的问题，还有无法稳定地评估颤动信号、检测出正确的信号等问题。
而且，由于二值化电路的滞后，二值化后的信号的边缘的时序发生偏差。由于该偏差，具有无法检测出正确的信号等问题。
本发明鉴于上述问题点，其目的在于提供一种信号处理电路，可正确且稳定地进行信号处理。
本发明的如权利要求1的一种信号处理电路，其特征为具有按照电平将输入的模拟信号进行二值化的二值化电路；及除去由二值化电路而二值化的输入信号带来的颤动成分的颤动成份滤除电路，根据由颤动成份滤除电路滤除了颤动的信号来处理信号，二值化电路包含输入的模拟信号所含的颤动成分在内地进行二值化。
而且，如权利要求2，其特征为二值化电路具有输出所输入的模拟信号的平均电平的积分电路和采用开环构造的、在比较输入的模拟信号和由该积分电路输出的平均电平后，输出与该比较结果相应的信号的比较器。
若依据本发明，通过二值化电路包含输入的模拟信号所含的颤动成分在内进行二值化后，利用颤动成分滤除电路滤除含有颤动成分的二值化的信号，可正确且稳定地评价颤动信号。
而且，若依据本发明，由于不会因二值化电路的滞后等而使二值化后的C/N劣化，所以可正确且稳定地进行信号处理。
图1为本发明的一实施例的具有信号处理电路的光盘装置的方块构造图。
图2为表示装在本实施例的光盘装置的光盘片的构造图。
图3为在本实施例的光盘装置的信号处理电路内的方块构造图。
图4为在本实施例的脉冲信号产生电路60的电路构造图。
图5为表示本实施例的脉冲信号产生电路60的动作波形图。
图6为表示本实施例的信号处理电路的动作波形图。
图7为用以说明在本实施例判定颤动信号的品质的手法的图。
图8为比较①使用本实施例的手法和②使用对比例的手法进行颤动信号的品质判定的情况的图。
图9为表示脉冲信号产生电路60的变形例的方块构造图。
符号说明10光盘装置；12DVD-R/RW盘片；14沟槽(轨道)；16颤动部；36颤动信号处理电路；60脉冲信号产生电路；60a积分电路；60b比较器；90计数器；92寄存器具体实施方式
以下，边参照附图边说明本发明的实施例。
图1为本发明的一实施例的光盘装置10的方框图。而且，图2表示装在本实施例的光盘装置10中的光盘片的构造图。
在本实施例中，光盘装置10例如为DVD-R/RW驱动装置(图面省略记录系统方框)，通过安装DVD-R/RW盘片12(以下只称为盘片)对盘片12进行数据的记录/再生。装在光盘装置10上的盘片12如图2所示，具有作为记录/再生数据的轨道的沟槽14。沟槽14按照既定的周期在盘片12的径向蛇行。即，在盘片12上形成正弦波形的颤动部16。
如图1所示，光盘装置10具备主轴马达20。主轴马达20具有令装在光盘装置10上的盘片12转动的功能。主轴马达20连接主轴伺服电路22。主轴伺服电路22对主轴马达20下驱动命令，使得盘片12按照既定的转速转动。
光盘装置10还具备光学系统24。光学系统24具有光头24a，将光头24a配置成和装在光盘装置10的盘片12的表面相向。光头24a通过向盘片12照射激光将数据记录于盘片12，而且通过接受来自盘片12的反射光输出与盘片12所记录的数据相应的再生信号。
光盘装置10还具备线马达26。线马达26具有令构成光学系统24的托架在盘片12的径向移动的功能。线马达26连接着进给伺服电路28。进给伺服电路28向线马达26下驱动指令，使得光学系统24的托架位于既定的径向位置。
光学系统24具有进行光学系统24的聚焦/追踪控制的聚焦/追踪致动器(图上未表示)。聚焦/追踪致动器连接着聚焦/追踪伺服电路30。伺服电路30向该致动器下驱动指令，使得光学系统24按照既定的规则聚焦/追踪。于是，通过驱动线马达26及聚焦/追踪致动器，控制光学系统24将激光照射到盘片12上的位置。
光学系统24连接着RF放大器32。与光头24a所输出的记录于盘片12的数据相应的再生信号被供给到RF放大器32。RF放大器32将再生信号放大。RF放大器32连接着编码/解码电路34。由RF放大器32放大后的再生信号的主信号被供给到编码/解码电路34。编码/解码电路34自RF放大器32所供给的信号抽出各种伺服信号，向各伺服电路输出该信号，同时进行盘片固有的纠错码(ECCError CorrectingCode)的编码/解码、头的检测等处理。
光学系统24还连接着颤动信号处理电路36。在光头24a所输出的再生信号中包含由在盘片12所形成的颤动部16所引起的正弦波形的信号(以下称为颤动信号)。颤动信号处理电路36从源自光头24a的再生信号抽出正弦波形的颤动信号后，如后述所示地处理该颤动信号。颤动信号处理电路36还和上述的编码/解码电路34相连。编码/解码电路34又对由颤动信号处理电路36供给的信号进行解调处理后，自该信号抽出表示盘片12的轨道位置的地址数据。
编码/解码电路34具有RAM42。RAM42用作在编码/解码电路34的处理工作用记忆区域。
编码/解码电路34连接着界面/缓冲器控制器44。界面/缓冲器控制器44和主计算机46连接，进行与主计算机46的数据的收发、数据缓冲器的控制。界面/缓冲器控制器44具有RAM48。RAM48用作界面/缓冲器控制器44的工作用记忆区域。
编码/解码电路34及界面/缓冲器控制器44连接着CPU50。CPU50依照来自主计算机46的指令控制光盘装置10整体，具体而言，进行利用上述的主轴伺服电路22、进给伺服电路28以及聚焦/追踪伺服电路30的控制以及光学系统24中的激光的控制等。CPU50连接着警报扬声器52及警告灯54。CPU50在光盘装置10的控制发生异常的情况下驱动警报扬声器52及警告灯54。警报扬声器52及警告灯54按照来自CPU50的指令进行关于光盘装置10的异常的警报·警告。
图3为在本实施例的光盘装置10的颤动信号处理电路36内的方框构造图。
颤动信号处理电路36具备脉冲信号产生电路60。将源自光学系统24的光头24a并经FM调制后的颤动信号供给到脉冲信号产生电路60。
图4表示脉冲信号产生电路60的电路构造图，图5表示脉冲信号产生电路60的动作波形图。图5(A)表示颤动信号，图5(B)表示二值化后的信号。
脉冲信号产生电路60相当于如权利要求所述的二值化电路，由输入电阻Rin1、积分电路60a以及比较器60b构成。将如图5(A)所示的颤动信号Sw供给到脉冲信号产生电路60。
颤动信号Sw经由输入电阻Rin1供给到比较器60b的正相输入端子，而且供给到积分电路60a。
积分电路60a由电阻R11及电容器C11构成，将颤动信号积分后，输出与如图5(A)所示的颤动信号的平均电平对应的电压Vave。将积分电路60a的输出电压Vave供给到比较器60b的反相输入端子。
比较器60b由运算放大器构成，将供给到正相输入端子的颤动信号和积分电路60a的输出信号进行比较，若供给到正相输入端子的颤动信号比供给到反相输入端子的积分电路60a的输出信号大，将输出设为高电平；若小，将输出设为低电平。此时，比较器60b上无反馈，因此无滞后。因而，通过将含有如图5(A)所示的颤动成分的颤动信号Sw二值化，如图5(B)所示，连颤动成分也被二值化。
若依据本实施例的脉冲信号产生电路60，因包含输入的模拟信号所含的颤动成分在内都进行了二值化，因此可根据含有颤动成分的二值化信号在后段的电路进行处理，进而可正确评估颤动信号。
而且，若依据本实施例，因没有通过脉冲信号产生电路60的滞后等而在二值化信号上发生延迟，所以可按照正确的时序进行处理，在后段的电路可得到正确的处理结果。
此外，在本实施例中，说明了在脉冲信号产生电路60的后段的信号处理电路上，如图3所示，利用由计数器、触发器、门等构成的电路，将颤动信号解调，而且得到其评估结果的电路，但是后段电路的电路构造未限定为如图3所示，也可为利用电容器等测量由上述脉冲信号产生电路60而二值化的颤动信号的高电平或低电平的期间后再进行颤动信号的解调及评估的电路。
脉冲信号产生电路60的输出端子和“与”门62连接，而且经由反相电路64和“与”门66连接。自CPU50向“与”门62、66同时供给一定时间间隔的基准时钟脉冲。“与”门62在由脉冲信号产生电路60转换为FM脉冲信号的结果所得到的颤动信号处于高电平时，令来自CPU50的基准时钟脉冲通过。“与”门62的输出端子连接着高门脉冲计数器68的时钟脉冲输入端子。通过“与”门62的基准时钟脉冲被供给到高门脉冲计数器68。高门脉冲计数器68具有对所供给的基准时钟脉冲进行计数的功能。高门脉冲计数器68的输出端子和RS触发器70的置位端子连接。高门脉冲计数器68将基准时钟脉冲计数后所得到的计数值中的第i位数的值Qi供给到RS触发器70的置位端子。
反相电路64令由脉冲信号产生电路60转换为FM脉冲信号的颤动信号反相，向“与”门66供给该反相信号。当来自反相电路64的信号处于高电平时，即由脉冲信号产生电路60转换为FM脉冲信号的颤动信号处于低电平时，“与”门66令来自CPU50的基准时钟脉冲通过。“与”门66的输出端子连接着低门脉冲计数器72的时钟脉冲输入端子。通过“与”门的基准时钟脉冲供给到低门脉冲计数器72。低门脉冲计数器72具有对所供给的基准时钟脉冲计数的功能。低门脉冲计数器72的输出端子和RS触发器70的复位端子连接。低门脉冲计数器72将基准时钟脉冲计数后所得到的计数值中的第i位数的值Qi供给到RS触发器70的复位端子。
即，当高门脉冲计数器68的第i位数的值Qi上升时，RS触发器70将正相输出Q置位(即变成高电平)，将反相输出反相器Q复位(即变成低电平)。而且，当低门脉冲计数器72的第i位数的值Qi上升时，RS触发器70将正相输出Q复位，将反相输出反相器Q置位。
RS触发器70的正相输出端子Q和高门脉冲计数器68的清零端子连接。当RS触发器70的正相输出Q处于高电平时，高门脉冲计数器68清零。而且，RS触发器70的反相输出反相器Q和低门脉冲计数器72的清零端子连接。当RS触发器70的反相输出反相器Q处于高电平时，低门脉冲计数器72清零。
RS触发器70的正相输出端子Q还和D触发器74的数据端子连接，而且和EX-OR门76连接。向D触发器74的时钟脉冲端子供给来自上述CPU50的基准时钟脉冲。D触发器74保持当基准时钟脉冲上升时在数据端子出现的电平并输出。D触发器74的输出端子Q与D触发器78的数据端子连接，与上述EX-OR门76连接，而且与EX-OR门80连接。EX-OR门76输出与RS触发器70的正相输出Q和D触发器74的输出相斥的逻辑和。
向D触发器78的时钟脉冲端子供给来自上述CPU50的基准时钟脉冲。D触发器78保持基准时钟脉冲上升时在数据端子出现的电平并输出。D触发器78的输出端子Q与上述EX-OR门80连接。EX-OR门80输出与D触发器74的输出和D触发器78的输出相斥的逻辑和。
EX-OR门80的输出端子与计数器82的清零端子连接。向计数器82供给来自CPU50的基准时钟脉冲。计数器82对基准时钟脉冲进行计数，而且在EX-OR门80的输出处于高电平的情况下将计数值清零。计数器82的输出端子和寄存器84连接。寄存器84当EX-OR门76的输出上升时寄存自计数器82供给的计数值。
寄存器84的输出端子连接着数字低通滤波器(LPFLow PassFilter)86。数字LPF86对于自寄存器84供给的数字型计数值进行低频带滤波处理后，除去噪声。因此，颤动信号处理电路36将依据按照地址数据在盘片12所形成的颤动部16的颤动信号，由正弦波形的FM调制信号转换为数字信号，供给到编码/解码电路34。
低门脉冲计数器72的输出端子还和延迟电路88的输入端子连接。向延迟电路88供给来自CPU50的基准时钟脉冲。当低门脉冲计数器72的输出变成高电平时，延迟电路88至下一时钟脉冲输入为止将输出设为低电平，在输入了时钟脉冲的情况下将输出设为高电平，而且在输入其下一时钟脉冲的情况下，将输出设为低电平。延迟电路88的输出端子和计数器90的清零端子连接。计数器90连接着脉冲信号产生电路60，输入由二值化转换成FM脉冲信号的颤动信号。计数器90对颤动信号自低电平往高电平的上升缘次数进行计数，而且在延迟电路88的输出处于高电平的情况下将计数值清零。
计数器90的输出端子和寄存器92的输入端子连接。上述低门脉冲计数器72的输出端子再和寄存器92的寄存器端子连接。当低门脉冲计数器72的输出上升时，寄存器92寄存自计数器90供给的计数值。寄存器92的输出端子连接着上述CPU50。CPU50依照寄存器92所寄存的计数值检测变成FM脉冲信号的颤动信号的自低电平往高电平的上升缘次数。
然后参照图6说明图3所示颤动信号处理电路36的动作。
图6为表示本实施例的颤动信号处理电路的动作波形图。此外，图6(A)表示脉冲信号产生电路60的输出波形，图6(B)表示基准时钟脉冲，图6(C)表示“与”门62的输出波形，图6(D)表示反相电路64的输出波形，图6(E)表示“与”门66的输出波形，图6(F)表示高门脉冲计数器68的输出波形，图6(G)表示低门脉冲计数器72的输出波形，图6(H)表示RS触发器70的正相输出波形，图6(I)表示RS触发器70的反相输出波形，图6(J)表示D触发器74的输出波形，图6(K)表示D触发器78的输出波形，图6(L)表示EX-OR门76的输出波形，图6(M)表示EX-OR门80的输出波形，图6(N)表示延迟电路88的输出波形。
在脉冲信号产生电路60所产生的脉冲状颤动信号保持在低电平的情况下(时刻t1(或时刻t9)之前)，RS触发器70的正相输出Q保持在低电平，反相输出反相器Q保持在高电平，因而，低门脉冲计数器72为如图6(G)所示的清零状态。如图6(A)所示的时刻t1的脉冲状颤动信号自此状态向高电平变化时，通过只在该期间“与”门62令如图6(C)所示的基准时钟脉冲通过，使高门脉冲计数器68开始对时钟脉冲计数。此外，在脉冲状颤动信号自高电平变成低电平的情况下，因“与”门62不令基准时钟脉冲通过，高门脉冲计数器68中断时钟脉冲的计数。
若高门脉冲计数器68向RS触发器70的置位端子供给例如第3位数的值Q3，则高门脉冲计数器68至计数8个时钟脉冲为止向RS触发器70的置位端子供给低电平信号。然后，在时刻t2(或时刻t10)计数了8个时钟脉冲的情况下，供给RS触发器70的置位端子如图6(F)所示的高电平信号。供给置位端子高电平信号时，RS触发器70的正相输出Q反转成如图6(H)所示的高电平，反相输出反相器Q反转成如图6(I)所示的低电平。RS触发器70的正相输出Q变成高电平时，高门脉冲计数器68成为清零状态。而且，RS触发器70的反相输出反相器Q变成低电平时，低门脉冲计数器72的清零状态得到解除。
而且，RS触发器70的正相输出Q反转成高电平时，至下一时钟脉冲输入为止，D触发器74的输出保持低电平。在实现这种状态的情况下，因EX-OR门76的两个输入变成低电平和高电平，因此EX-OR门76的输出如图6(L)所示自低电平反转成高电平。EX-OR门76的输出反转成高电平时，根据其上升缘，寄存器84寄存计数器82的输出。
然后，在时刻t3(或时刻t11)输入时钟脉冲时，D触发器74的输出如图6(J)所示反转成高电平，EX-OR门76的两个输入都变成高电平。在此情况下，EX-OR门76的输出自高电平反转成低电平。而且，D触发器74的输出反转成高电平时，至下一时钟脉冲输入为止D触发器78的输出保持低电平。在实现这种状态的情况下，因EX-OR门80的两个输入变成低电平和高电平，因此EX-OR门80的输出如图6(M)所示自低电平反转成高电平。EX-OR门80的输出反转成高电平时，计数器82的计数值清零。因此，计数器82的计数值在寄存器84寄存后马上被清除。
然后，在时刻t4(或时刻t12)输入时钟脉冲时，D触发器78的输出如图6(K)所示反转成高电平，EX-OR门80的两个输入都变成高电平。在此情况下，EX-OR门80的输出自高电平反转成低电平。EX-OR门80的输出变成低电平时，解除了计数器82的清零状态。
接着，在时刻t5(或时刻t13)脉冲状的颤动信号自高电平变成低电平时，只在该期间“与”门66令如图6(E)所示的基准时钟脉冲通过，这样，低门脉冲计数器72开始对时钟脉冲计数。此外，在脉冲状的颤动信号自低电平变成高电平的情况下，因“与”门66不令基准时钟脉冲通过，因此，低门脉冲计数器72中断对时钟脉冲的计数。
若低门脉冲计数器72向RS触发器70的复位端子供给例如第3位数的值Q3，至计数8个时钟脉冲为止，低门脉冲计数器72的输出保持在低电平。然后，在时刻t6(或时刻t14)计数了8个时钟脉冲的情况下，如图6(G)所示反转成高电平。在此情况下，向RS触发器70的复位端子、寄存器92的寄存器端子以及延迟电路88供给高电平信号。
向RS触发器70的复位端子供给高电平信号时，RS触发器70的正相输出Q反转成低电平而复位，反相输出反相器Q反转成高电平。RS触发器70的正相输出Q复位时，解除高门脉冲计数器68的清零状态。而且，RS触发器70的反相输出反相器Q变成高电平时，低门脉冲计数器72为清零状态。向寄存器92的寄存器端子供给高电平信号时，寄存器92在其上升缘寄存计数器90的输出。
而且，RS触发器70的正相输出Q反转成低电平时，因至下一时钟脉冲输入为止，D触发器74的输出保持低电平，所以EX-OR门76的两个输入变成高电平和低电平，其输出自低电平反转成高电平。在此情况下，在其上升缘，寄存器84寄存该时刻的计数器82的计数值。
然后，在时刻t7(或时刻t15)输入时钟脉冲时，D触发器74的输出反转成低电平，EX-OR门76的两个输入都变成低电平，该输出由高电平反转成低电平。并且，当D触发器74的输出反转成低电平时，因至下一时钟脉冲输入为止，D触发器78的输出保持高电平，因此EX-OR门80的两个输入变成高电平和低电平，其输出自低电平反转成高电平。在此情况下，计数器82的计数值被清零。
而且，在时刻t7(或时刻t15)输入时钟脉冲时，延迟电路88的输出自低电平反转成高电平。在此情况下，计数器90的计数值被清零。因此，计数器90的计数值在寄存器92寄存后马上被清零。
然后，在时刻t8输入时钟脉冲时，因D触发器78的输出反转成低电平， EX-OR门80的两个输入都变成低电平，所以EX-OR门80的输出自高电平反转成低电平。在此情况下，计数器82的清零状态被解除。而且，在时刻t8输入时钟脉冲时，延迟电路88的输出自高电平反转成低电平。在此情况下，计数器90的清零状态被解除。
在这种构造中，只在二值化转换成脉冲信号的结果所得到的颤动信号处于高电平的状态下由高门脉冲计数器68对基准时钟脉冲的次数进行计数，结果在其次数达到既定值的情况下，可判定颤动信号变成高电平。而且，只在颤动信号处于低电平的状态下由低门脉冲计数器72对基准时钟脉冲的次数进行计数，结果在其次数达到既定值的情况下，判定颤动信号变成低电平。即，在颤动信号处于低电平的状态下，不对用以判定颤动信号是否变成高电平的基准时钟脉冲的次数进行计数，而且，在颤动信号处于高电平的状态下，不对用以判定颤动信号是否变成低电平的基准时钟脉冲的次数进行计数。
因而，在本实施例中，即使在由脉冲信号产生电路60经二值化转换成脉冲信号的颤动信号含有噪声的情况下，也可避免因第一次的噪声而引起之后对基准时钟脉冲的次数继续计数的情况。因此，可在减少噪声影响的同时，检测出二值化后的颤动信号中的高电平期间及低电平期间。
而且，在这种构造中，在解除计数器90的清零状态后，至该计数器90被寄存为止的期间，具体而言，在判定颤动信号自高电平变成低电平后、至下次判定自高电平变成低电平为止的期间，对由脉冲信号产生电路60而二值化的颤动信号自低电平变成高电平的次数进行计数，即对颤动信号的上升缘次数进行计数。
在按照盘片12的颤动部16将颤动信号适当地进行二值化的情况下，因颤动信号中未重叠噪声，在颤动信号的一个周期期间中上升的次数为一次，但是，若二值化后的颤动信号受到噪声影响，在颤动信号的一个周期期间中上升的次数变成超过一次的多次。和颤动信号重叠的噪声愈大，其上升缘次数愈多，由脉冲信号产生电路60进行二值化转换而成脉冲信号的颤动信号的品质酒会恶化。因此，若在一个周期期间中对由脉冲信号产生电路60转换成脉冲信号的颤动信号的上升缘次数进行计数，就可判定该颤动信号的品质。
图7为用以说明在本实施例中判定颤动信号的品质的方法的示意图。此外，在图7中，表示在一个周期期间中颤动信号的上升缘次数，分别为，①为一次的情况(基本检测周期1)、②为两次的情况(基本检测周期2)以及，③为4次的情况(基本检测周期3)。
在本实施例中，计数器90输出由脉冲信号产生电路60所二值化的脉冲状的颤动信号在一个周期期间中的上升缘次数。而且，向CPU50供给该输出。CPU50依照颤动信号在一个周期期间中的上升缘次数判定颤动信号的品质。具体而言，在所供给的上升缘次数为一次的情况下，颤动信号未恶化，判定其品质未恶化；而在上升缘次数超过一次而达到多次的情况下，噪声和颤动信号重叠，判定其品质恶化。而且，其上升缘次数愈多，颤动信号的注入噪声愈大，判定其品质恶化有所发展。
此外，CPU50也可在检测颤动信号在多个周期期间中的上升缘次数后，依照该次数判定颤动信号的品质。即，也可将由n个为颤动信号的一个周期的基本检测周期合在一起的期间设为用以检测颤动信号的上升缘次数的检测周期(＝(基本检测周期)×n)，依照在该检测周期的上升缘次数来判定颤动信号的品质。在此情况下，也将颤动信号的上升缘次数超过既定值的情况判定其品质恶化，而且，其上升缘次数愈多时可判定其品质愈差。
而且，也可分别检测在检测周期中的各基本检测周期的上升缘次数，依照其中最多的上升缘次数判定品质。而且，也可对在各基本检测周期的上升缘次数设定容许范围，在其上升缘次数例如为3次以内的情况下，判定品质未恶化，而在超过3次的情况下，判定发生品质异常。
于是，若依据本实施例，可自计数器90输出与由脉冲信号产生电路60所产生的脉冲状的颤动信号的品质状态相应的上升缘次数，依照该次数可阶段性地进行精细的颤动信号的品质判定。
图8为对①使用本实施例的手法和②根据是否发生可根据颤动信号抽出的地址数据的检测误差(以下将本手法称为对比例)进行颤动信号的品质判定的手法进行比较的示意图。此外，在图8中，将光学系统24的聚焦偏置、追踪偏置或倾斜偏置设为横轴，并将判定的颤动信号的品质设为纵轴，分别以实线表示①本实施例的情况，以单点划线表示②对比例的情况。
依照颤动信号可抽出的地址数据的检测误差如图6的单点划线所示，只要聚焦偏置、追踪偏置以及倾斜偏置不离开最佳偏置太远就不会发生。即，只要这些偏置接近最佳偏置时，地址数据的检测误差就不会发生。因而，在依照有无地址数据的检测误差判定颤动信号的品质的对比例的构造中，无法精细且正确地判定颤动信号的品质。
与此相反，在本实施例中，和依照颤动信号可抽出的地址数据的检测误差无关，即可判定颤动信号的品质。聚焦偏置、追踪偏置以及倾斜偏置偏离最佳偏置愈远，与此相应，颤动信号的品质愈差。因此，若依据本实施例的手法，即使在地址数据的检测误差发生之前也可判定颤动信号的品质，所以可精细且正确地判定颤动信号的品质。
此外，在本实施例中，CPU50在由脉冲信号产生电路60所二值化的脉冲状颤动信号在一个周期期间中的上升缘次数超过了既定的次数(例如3次)的情况下，也可驱动警报扬声器52和警告灯54。若依据这种构造，就可告知使用者在光盘装置10所产生的颤动信号发生异常。
而且，CPU50也可在由脉冲信号产生电路60所二值化的脉冲状颤动信号的一个周期期间中的上升缘次数超过了既定的次数(例如2次)的情况下，进行各种控制，使得聚焦偏置、追踪偏置或倾斜偏置接近最佳偏置。若依据这种构造，可使得颤动信号的品质变成最佳。
而且，在上述实施例中，形成对转换成脉冲信号的颤动信号在一个周期期间中的上升缘次数进行计数的构造，但是也可应用于对颤动信号的下降缘次数进行计数的构造。
而且，本实施例的脉冲信号产生电路60在比较器60b的输入时设置积分电路，但是也可以由滤除直流用高通滤波器和比较器构成。
图9为表示脉冲信号产生电路60的变形例的方框图。在图9中，对于和与图4相同的构造部分赋与相同的符号，省略其说明。
本实施例的脉冲信号产生电路100由滤除直流用高通滤波器101、电阻Rs以及比较器60b构成。
向滤除直流用高通滤波器101供给颤动信号。滤除直流用高通滤波器101由电容器C21及电阻R21构成，从颤动信号中滤除直流成分。向比较器60b的反相输入端子供给由滤除直流用高通滤波器101滤除了直流成分的颤动信号。
而且，比较器60b的正相输入端子经由电阻Rs和接地电位连接。比较器60b的正相输入端子利用电阻Rs变成大致零电位。当颤动信号为正极性时比较器60b输出高电平脉冲信号、为负极性时输出低电平脉冲信号。因而，得到如图6(A)所示的颤动信号。
此时，因输入的模拟信号通过滤除直流用高通滤波器101，而未滤除颤动成分，因而，包含颤动成分在内地进行二值化。
此外，脉冲信号产生电路的构造未限定为图4、图9所示的电路，总的来说，只要为可将包括输入的模拟信号所含的颤动成分进行二值化的构造即可。
如上所述，若依据本发明，因包含输入的模拟信号所含的颤动成分在内进行二值化，可依照含有颤动成分的二值化的信号在后段的电路中进行处理，因此可正确且稳定地评价颤动信号。
而且，若依据本发明，因二值化电路不会因滞后等而令二值化后的C/N劣化，所以可进行正确且稳定的信号处理，在后段的电路可得到正确的信号处理结果。
权利要求
1.一种信号处理电路，其特征为具有按照电平将输入的模拟信号二值化的二值化电路；及自利用所述二值化电路进行二值化后的信号中滤除颤动成分的颤动成分滤除电路；依照利用颤动成分滤除电路滤除了颤动的信号而进行信号处理，所述二值化电路包含所述输入的模拟信号所含的颤动成分在内，进行二值化。
2.如权利要求1所述的信号处理电路，其特征为所述二值化电路具有，将所述输入的模拟信号的平均电平输出的积分电路；及采用开环构造，比较所述输入的模拟信号和自该积分电路输出的平均电平后，输出与其比较结果相应的信号的比较器。
全文摘要
本发明涉及用以处理二值化的颤动信号的信号处理电路，其目的在于提供一种可正确且稳定地进行信号处理的信号处理电路。为达成前述目的，本发明提供一种信号处理电路，其特征为具有按照电平将输入的模拟信号进行二值化的二值化电路；及自利用该二值化电路二值化的信号中滤除颤动成分的颤动成分滤除电路，根据由颤动成分滤除电路滤除了颤动的信号对信号进行处理，该二值化电路由输出所输入的模拟信号的平均电平的积分电路；及采用开环构造的、在比较所输入的模拟信号和自积分电路输出的平均电平后，输出与其比较结果相应信号的比较器构成，包含输入的模拟信号所含的颤动成分在内，进行二值化。
文档编号G11B7/005GK1461004SQ0313139
公开日2003年12月10日 申请日期2003年5月20日 优先权日2002年5月20日
发明者真下著明 申请人:提阿克股份有限公司