专利名称：基于耦合电容共享的电荷泵电路的制作方法
技术领域：
基于耦合电容共享的电荷泵电路属于模拟集成电路设计和快闪存储器电路设计领域，尤其涉及到单电源供电的NOR结构快闪存储器的高压电荷泵电路的设计。
图1是传统Dickson型正高压电荷泵电路示意图。它由NMOS管MN1-MN5和耦合电容C1-C4组成。其中NMOS管MN1-MN5的源端和漏端逐个串连起来，并最终连接在电源电压VDD和高压输出端VPP之间，而且MN1-MN5的栅极都连接到各自的漏端形成二极管，而它们的衬底都连接到地Gnd。耦合电容C1-C4的一端交替连接到两相非重叠时钟信号CLK1或者CLK2上，如图1中耦合电容C1和C3的一端连接到时钟信号CLK1上，而耦合电容C2和C4的一端连接到时钟信号CLK2上。耦合电容C1-C4的另一端分别连接到NMOS管MN1-MN4的源端。
图2是两相非重叠时钟信号CLK1和CLK2的时序图。CLK1和CLK2都是方波信号，它们的相位相反，并在电源电压VDD和地Gnd之间跳变。当时钟信号CLK1为低，而CLK2为高时，NMOS管MN1由于栅压高于源端(P1)电压而处于导通状态，这样耦合电容C1将被充电到电源电压VDD减去NMOS管MN1的阈值电压VT。当CLK1变为高而CLK2为低时，MN2的漏端电压(P1)将被耦合电容C1耦合到2VDD-VT，而此时NMOS管MN1关断而MN2将导通，这样耦合电容C2将被充电到2VDD-2VT。当时钟信号CLK1再次变为低而CLK2变为高时，NMOS管MN3的漏端(P2)电压将被耦合电容C2耦合到3VDD-2VT，而此时NMOS管MN2关断而MN3将导通，这样耦合电容C3将被充电到3VDD-3VT。这样的充电过程一直继续下去，输出端VPP的电压将达到最大，其具体数值可以表示为(N+1)×(VDD-VT)，其中N表示正高压电荷泵的级数。
把图1中所示的传统Dickson型正高压电荷泵电路的输入端由电源电压VDD换成地Gnd，把所有的NMOS管(MN1-MN5)换成PMOS管(MP1-MP5)，且把PMOS管(MP1-MP5)的衬底都接到电源电压VDD，就构成了如图3所示的传统负高压电荷泵电路，它的工作原理和传统的Dickson型正高压电荷泵电路的相类似，可以产生所需的负高压(VNP)。
对于一个需要正高压(VPP)和负高压(VNP)以完成编程和擦除操作的非挥发性存储器系统来讲，传统的方法是使用两个单独的电荷泵电路一个正高压电荷泵用于产生比电源电压VDD高的正高压(VPP)，而另一个负高压电荷泵用于产生负高压(VNP)。
现有技术的电荷泵的主要问题是它的耦合电容占据了很大的芯片面积，如果一个系统中需要多个电荷泵，这个问题将更加严重。而且由于编程和擦除操作不会同时进行，所以两个电荷泵不会同时工作，这样每个电荷泵的利用率只有50％。经检索，在现有专利和非专利文献中没有公开关于正、负高压电荷泵共享耦合电容的文献。
本发明所提出的基于耦合电容共享的电荷泵电路，含有正高压电荷泵和负高压电荷泵，以及两相非重叠时钟信号；其特征在于，所述正高压电荷泵和负高压电荷泵通过一组由控制信号VCP和VCN控制的耦合开关共享一组耦合电容；所述耦合电容是能承受正高压和负高压的耦合电容，其一端连接所述耦合开关，其另一端依次交替连接上述两相非重叠时钟信号。
其特征还在于，所述耦合开关含有一组源端与所述正高压电荷泵的各级耦合端相连的PMOS管，和一组源端与所述负高压电荷泵的各级耦合端相连的NMOS管，所述PMOS管的漏端与所述NMOS管的漏端依次两两共同连接上述耦合电容的另一端；所述PMOS管的栅极共同连接所述控制信号VCP，所述NMOS管的栅极共同连接所述控制信号VCN；所述PMOS管的衬底连接所述正高压电荷泵的输出端，所述NMOS管的衬底均连接所述负高压电荷泵的输出端。
其特征还在于，所述正高压电荷泵并联一个辅助电荷泵；所述辅助电荷泵也通过一组耦合开关与一组耦合电容的一端耦合，该组耦合电容的另一端与上述正、负高压电荷泵共享的耦合电容反相的交替连接上述两相非重叠时钟信号；该耦合开关含有一组源端连接所述辅助电荷泵的耦合端的PMOS管，该组PMOS管的漏端连接该组耦合电容的一端，该组PMOS管的栅极共同连接所述控制信号VCP，其衬底连接所述正高压电荷泵的输出端。
试验证明，本发明能够减少耦合电容的数量，从而减少芯片面积，达到了预期的目的。
图5B，实施例一的正高压电荷泵电路原理图；图5C，实施例一的负高压电荷泵电路原理图；图6A，实施例二的耦合开关及耦合电容电路原理图；图6B，实施例二的正高压电荷泵电路原理图；图6C，实施例二的负高压电荷泵电路原理图。
如图4，为了实现耦合电容共享，一个耦合开关13被用于控制耦合电容14的连接方向，当需要产生正高压时，由状态机16产生的控制信号VCP打开耦合开关内部连接到正高压电荷泵11的传输通道，控制信号VCN关断连接到负高压电荷泵12的传输通道，这样耦合电容只连接到正高压电荷泵上，而和负高压电荷泵隔开，在时钟生成模块15产生的两相非重叠时钟(CLK1和CLK2)的驱动下，正高压电荷泵11开始工作并产生所需的正高压VPP。当需要产生负高压时，控制信号VCP关断连接到正高压电荷泵11的传输通道，控制信号VCN打开连接到负高压电荷泵12的传输通道，这样耦合电容14只连接到负高压电荷泵12上，而和正高压电荷泵11隔开，在两相非重叠时钟(CLK1和CLK2)的驱动下，负高压电荷泵12开始工作并产生所需的负高压VNP。两相非重叠时钟(CLK1和CLK2)的时序图见图2。
下面给出实施本发明的两个具体的实施例。
耦合开关13的工作原理如下当控制信号VCN和VCP都为高时，所有的NMOS管MN56-MN59都被打开，而所有的PMOS管MP56-MP59都被关断，这样耦合电容C51-C54通过导通的NMOS管MN56-MN59连接到耦合端N51-N54，进而连接到负高压电荷泵上，在两相非重叠时钟信号CLK1和CLK2的驱动下，负高压电荷泵工作并产生所需的负高压VNP。当控制信号VCN和VCP都为低时，所有的NMOS管MN56-MN59都被关断，而所有的PMOS管MP56-MP59都被打开，这样耦合电容C51-C54通过导通的PMOS管MP56-MP59连接到耦合端P51-P54上，进而连接到正高压电荷泵上，在两相非重叠时钟信号CLK1和CLK2的驱动下，正高压电荷泵工作并产生所需的正高压VPP。当控制信号VCN为低而VCP为高时，正高压电荷泵和负高压电荷泵都将停止工作，而耦合电容C51-C54的一端T1-T4上的正电荷或者负电荷将分别通过MP56-MP59或者MN56-MN59被泻放掉，比如当负高压电荷泵工作停止后，耦合电容C53的一端T3会存储一定的负电荷，虽然此时控制信号VCN为低，但是MN58仍将导通，T3端的负电荷会一直被泻放直到MN58关断为止。同样，如果正高压电荷泵工作停止后，T3端会存储一定的正电荷，虽然此时控制信号VCP为高，但是MP58仍将导通，T3端的正电荷会一直被泻放直到MP58关断为止。
为了保证PMOS管MP56-MP59的p-n结不会正偏，它们的衬底都连接到正高压电荷泵的输出端VPP上，同样为了保证NMOS管MN56-MN59的p-n结不会正偏，它们的衬底都连接到负高压电荷泵的输出端VNP上。
需要指出的是，由于耦合电容需要承受正高压和负高压，所以应采用能承受正高压和负高压的耦合电容，本发明采用以多晶间的ONO(Oxide-Nitride-Oxide)作为介质层的耦合电容。
图5B为是图4所述电荷泵电路中的正高压电荷泵电路，它和图1所示的电荷泵比较，只是去掉了其中的耦合电容。其中NMOS管MN51-MN55各自连接成二极管方式，并互相串连起来构成一个四级的Dickson型正高压电荷泵。第一个NMOS管MN51的栅极和漏极都连接到电源电压VDD，而最后一个NMOS管MN55的源端连接到正高压输出端VPP。其中耦合端P51-P54分别连接到耦合开关中的P51-P54端口，当控制信号VCP和VCN都为低时，P51-P54将分别与耦合电容C51-C54连接，正高压电荷泵开始工作。
图5C为图4所述电荷泵电路中负高压电荷泵电路，与图3所示的负高压电荷泵比较，只是去掉了其中的耦合电容。它是由五个连接成二极管方式的PMOS管MP51-MP55串连形成的一个四级负高压电荷泵，其中耦合端N51-N54分别连接到耦合开关中的N51-N54端口，当控制信号VCP和VCN都为高时，端口N51-N54将分别连接到耦合电容C51-C54上，负高压电荷泵开始工作。
图6A是本实施例中耦合电容及耦合开关的电路原理图，由于本实施例中加入了一个正高压辅助电荷泵20，因此，要相应的加上该辅助电荷泵的耦合电容Cs61-Cs64，及4个PMOS管MS61-MS64。由于辅助电荷泵20要与主电荷泵19一起工作，而其时钟信号要与主电荷泵的相反，因此MS61-MS64的栅极与MP61-MP64的栅极共同连接控制信号VCP，其漏端分别连接Cs61-Cs64的一端，其源端K61-K64分别连接辅助电荷泵20的各级耦合端K61-K64；耦合电容Cs61-Cs64的另一端则与耦合电容C61-C64反相的交替连接到时钟CLK1和CLK2上。作为辅助电荷泵的耦合电容，Cs61-Cs64的尺寸一般远小于C61-C64的尺寸。正、负高压电荷泵共同耦合4个电容C61～C64，负高压电荷泵的最后一级则通过NMOS管MN65单独连接耦合电容C65。NMOS管MN61-MN65的栅极连接控制信号VCN。同样为了保证PMOS管MP61-MP64和MS61-MS64的p-n结不会正偏，它们的衬底都连接到正高压电荷泵的输出端VPP上，为了保证NMOS管MN61-MN65的p-n结不会正偏，它们的衬底都连接到负高压电荷泵的输出端VNP上。
与实施例一中的工作方式基本相同，本例中耦合开关的工作原理如下当控制信号VCN和VCP都为高时，所有的NMOS管MN61-MN65都被打开，而所有的PMOS管MP61-MP64和MS61-MS64都被关断，这样耦合电容C61-C65通过导通的MN61-MN65连接到耦合端N61-N65，进而连接到负高压电荷泵上，在两相非重叠时钟信号CLK1和CLK2的驱动下，负高压电荷泵工作并产生所需的负高压VNP。当控制信号VCN和VCP都为低时，所有的NMOS管MN61-MN65都被关断，而所有的PMOS管MP61-MP64和MS61-MS64都被打开，这样耦合电容C61-C64和Cs61-Cs64通过导通的PMOS管MP61-MP64和MS61-MS64分别连接到耦合端P61-P64和K61-K64上，进而连接到正高压电荷泵中的主电荷泵19和辅助电荷泵20上，在两相非重叠时钟信号CLK1和CLK2的驱动下，主电荷泵19和辅助电荷泵20工作并产生所需的正高压VPP。当控制信号VCN为低而VCP为高时，正高压电荷泵和负高压电荷泵都将停止工作，而耦合电容C61-C64的T5-T8端的正电荷或者负电荷将分别通过MP61-MP64和MS61-MS64或者MN61-MN64被泻放掉，比如当负高压电荷泵工作停止后，T7端会存储一定的负电荷，虽然此时控制信号VCN为低，但是MN63仍将导通，T7上的负电荷会一直被泻放直到MN63关断为止。同样，如果正高压电荷泵工作停止后，T7上会存储一定的正电荷，虽然此时控制信号VCP为高，但是MP63和MS63仍将导通，T7上的正电荷会一直被泻放直到MP63和MS63关断为止。
在实施例二中，正高电压电荷泵由于级数较负高压电荷泵少一级，它也可以与负高压电荷泵共享耦合电容C62-C65，而且耦合电容C61-C65与时钟CLK1和CLK2始终依次交替连接。通过调整耦合电容C61-C65的大小可以优化负高压电荷泵的性能，进而通过调整耦合电容Cs61-Cs64的大小可以对正高压电荷泵的性能进行优化。如果为负高压电荷泵加一个辅助电荷泵，其与实施例二一样，要在耦合开关中为该辅助电荷泵增加相应的耦合通管，并增加耦合电容，这里不再赘述。
如上所述，本发明能够减少电荷泵电路中耦合电容的数量，从而达到减少芯片面积的目的。
尽管上述对几种实施例的描述具有一定程度的特殊性，但这仅仅是本发明原理的说明，很显然，本发明不局限于本文所披露和说明的这几个实施例。因此，不超出本发明构思和范围内可能做出的适当变化都将包含在本发明的进一步实施例中。
权利要求
1.基于耦合电容共享的电荷泵电路，含有正高压电荷泵和负高压电荷泵，以及两相非重叠时钟信号；其特征在于，所述正高压电荷泵和负高压电荷泵通过一组由控制信号VCP和VCN控制的耦合开关共享一组耦合电容；所述耦合电容是能承受正高压和负高压的耦合电容，其一端连接所述耦合开关，其另一端依次交替连接上述两相非重叠时钟信号。
2.如权利要求1所述的基于耦合电容共享的电荷泵电路，其特征在于，所述耦合开关含有一组源端与所述正高压电荷泵的各级耦合端相连的PMOS管，和一组源端与所述负高压电荷泵的各级耦合端相连的NMOS管，所述PMOS管的漏端与所述NMOS管的漏端依次两两共同连接上述耦合电容的另一端；所述PMOS管的栅极共同连接所述控制信号VCP，所述NMOS管的栅极共同连接所述控制信号VCN；所述PMOS管的衬底连接所述正高压电荷泵的输出端，所述NMOS管的衬底均连接所述负高压电荷泵的输出端。
3.如权利要求1或2所述的基于耦合电容共享的电荷泵电路，其特征在于，所述正高压电荷泵并联一个辅助电荷泵；所述辅助电荷泵也通过一组耦合开关与一组耦合电容的一端耦合，该组耦合电容的另一端与上述正、负高压电荷泵共享的耦合电容反相的交替连接上述两相非重叠时钟信号；该耦合开关含有一组源端连接所述辅助电荷泵的耦合端的PMOS管，该组PMOS管的漏端连接该组耦合电容的一端，该组PMOS管的栅极共同连接所述控制信号VCP，其衬底连接所述正高压电荷泵的输出端。
全文摘要
基于耦合电容共享的电荷泵电路属于模拟集成电路设计和快闪存储器电路设计领域，尤其涉及到单电源供电的NOR结构快闪存储器的高压电荷泵电路的设计。其特征在于，正高压电荷泵和负高压电荷泵通过一组由控制信号V
文档编号G11C16/06GK1477773SQ0314639
公开日2004年2月25日 申请日期2003年7月11日 优先权日2003年7月11日
发明者伍冬, 潘立阳, 段志刚, 朱钧, 伍 冬 申请人:清华大学