专利名称：使用双动态参考的用于多位闪存读取的系统和方法
技术领域：
本发明一般系关于内存系统并且尤其系关于用于精确地读取多重位闪存组件的系统及方法。
背景技术：
闪存是一种可以重复写入及可以在无功率消耗下保留内容的电子内存媒介的类型。闪存组件通常具有从100K至300K写入周次的使用期限。不像其中单一字节可以抹除的动态随机存取内存(dynamic randomaccess memory，DRAM)及静态随机存取内存(static random accessmemory，SRAM)组件，闪存组件通常以固定的多重位区块或区段而抹除及写入。闪存技术由电子式可抹除只读存储器(electrically erasableread only memory，EEPROM)芯片技术发展而来，该电子式可抹除只读存储器芯片技术可以在原位置抹除。相较于很多其它的内存组件闪存组件较便宜并且较密集，意指闪存组件每个单位面积可以存储较多的数据。此种新的种类的电子式可抹除只读存储器已经发展成为结合可抹除可程序化只读存储器(erasable programmable read only memory，EPROM)的密度与电子式可抹除只读存储器的电子可抹除能力的优点的重要的非挥发性内存。
公知的闪存组件架构于单元结构内其中单一位数据存储于每个单元中。在此类的单一位内存架构中，每个单元通常包含具有源极、漏极及通道于基板或P井内，以及具有堆栈闸极结构于信道上层的金氧半导体(metal oxide semiconductor，MOS)晶体管结构。该堆栈闸极更可以包含形成于基板或P井的表面上的薄的闸极介电层(有时称为穿隧氧化层)。该堆栈的闸极亦包含位在该穿隧氧化物之上的复晶硅浮动闸极及位在该浮动闸之上的多重内插(interpoly)介电层。该多重内插介电层通常为多层绝缘物，诸如具有两个氧化层安插氮化层的氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)层。最后，复晶硅控制闸极覆盖在该多重内插介电层之上。
该控制闸极连接至结合此类单元的列的字线以在典型的反或(NOR)配置内形成此类单元的区段。此外，该单元的漏极区域通过传导的位线连接一起。形成在该源极及漏极区域之间的该单元的信道通过连结至该堆栈闸极结构的字线而施加至该堆栈闸极结构的电压依据形成于该通道内的电场而在该源极及漏极之间传导电流。在该反或配置中，在一行内的晶体管的每个漏极端连接至该相同的位线。此外，在列内的每个快闪单元的堆栈的闸极结构连接至该相同的字线。通常，每个单元的源极端连接至共同的源极端。在操作上，个别的快闪单元使用用于程序化(写入)、读取及抹除该单元的周边译码器及控制电路经由该相对的位线及字线而寻址。
该单一位堆栈闸极闪存单元通过施加程序化电压至该控制闸极、连接该源极至接地及连接该漏极至程序化电压而程序化。跨在该穿隧氧化物的最终的高电场造成称为″Fowler-Nordheim″穿隧的现象。在Fowler-Nordheim穿隧期间，在该信道区域内的电子穿隧经过该闸极氧化物而进入该浮动闸极并且变成陷入该浮动闸极内。由于该受陷电子的结果，该单元的临限电压将增加。此种由受陷的电子所产生的该单元在该临限电压VT(以及因此该通道具导电性)的改变造成该单元受到程序化。
为了抹除典型的单一位堆栈闸极闪存单元，电压将施加至该源极、该控制闸极维持在负的电位，以及该漏极允许浮动。在这些条件下，电场产生而跨在该浮动闸极及该源极之间的穿隧氧化物上。受陷于该浮动闸极内的电子流动朝向并聚集在位于该源极区域上方的浮动闸极的部分。该电子接着通过Fowler-Nordheim穿隧经过该穿隧氧化物而由该浮动闸极释放并且进入该源极区域。该该电子由该浮动闸极移除时，该单元受到抹除。
在公知的单一位闪存组件中，将执行抹除确认以判断是否在区块或整组单元内的每个单元已经适当的抹除。目前单一位抹除确认方法提供位或单元抹除的确认，以及施加追补抹除脉冲至初始确认失败的个别的单元。之后，该单元的抹除状态再次受到确认并且该程序持续直到该单元或位成功地抹除或该单元标记为无法使用。
近来，已引入多重位闪存，并且允许数据于单一内存单元内的多重位的存储。已经发展的公知的单一位闪存组件的技术，对于该新的多重位闪存单元并不适用。例如，已经采用不使用浮动闸极的双位闪存结构，该浮动闸极诸如在该氧化物-氮化物-氧化物层上方使用复晶硅层而用于提供字线连接的氧化物-氮化物-氧化物闪存组件。在双位内存组件中，双位内存单元的其中一边称为新增位(complimentarybit)并且该双位内存单元的另外一边称为标准位(normal bit)。该双位内存单元在氧化物-氮化物-氧化物堆栈中使用一层氮化物以存储电荷；并且由于氮化物并非导体，在该程序化及抹除操作期间所加入或移除的电荷应该不会重新分布于该氮化物层的其它区域。然而，在其中一个位内的电荷及漏电流的增加会影响该单元在后续循环内的其它位改变读取、程序化及抹除特性。最后，残留或漏电流电荷的增加改变该新增位及该标准位的有效的临限电压。
其中一个以双位操作的明显的问题在于当该标准位程序化时在该新增位的空白读取电流内的偏移，以及当该新增位程序化时在该标准位的空白读取电流内的偏移的结果。随着另一侧程序化在临限电压上的此项偏移称为″CBD″或新增位干扰(complimentary bit disturb)。该新增位及标准位区域位在该单元的漏极/源极接合面附近并且在程序化及抹除操作期间受到更改。另一个问题在该单元的循环之后由电荷损失所造成。因此，对于双位操作的主要的挑战在两种情况下由该电荷损失及新增位干扰所呈现(1)在有效期的开始(BOL，beginning of life)时的新增位干扰及(2)在有效期结束(EOL，end of life或post bake)处的循环后的电荷损失。测试数据显示该新增位干扰在接近该有效期的开始时较高，并且该临限电压分布在循环及有效期的结束之后覆盖该程序化临限电压。该两种分布的重迭使标准读取感测技术无法对于双位操作做正确运作。易言之，将不能判断是否在新增位或标准位内的数据为壹或零，因为由于该临限电压分布彼此接近。
发明内容
下文呈现本发明的简单的概要以提供本发明的一些方面的基本的了解。此概要并非本发明的延伸概观。本文并非意在确认本发明的重点或关键要件也不是描绘本发明的范畴。本文仅有的目的在于以简化的形式呈现本发明的某些概念以做为后续所呈现的较详细的说明的前序。
本发明提供用于在内存组件(例如闪存)的整个有效使用期间(例如100K至300K程序化及抹除周次)内该组件的多重位内存单元的适当的读取的系统及方法。本发明使用第一参考单元及第二参考单元以决定平均动态参考值。该平均动态参考数值通过读取该第一参考单元的程序化位及读取第二参考单元的未程序化或抹除位而决定以判断平均动态参考数值。该平均动态参考数值可以使用以决定是否数据单元是处于程序化状态(例如逻辑值1)或处于未程序化状态(例如逻辑值0)。来自该第一参考单元及第二参考单元的读取电流经由平均以决定平均动态参考数值。该平均动态参考数值可以转换为能够与数据位的临限电压比较的电压临限值(VT，threshold)以区分程序化位与未程序化位。
该参考单元与该内存组件的数据单元一起执行程序化及抹除循环并且维持空白直到程序化该″页(page)″或″字″。这意谓着该参考是相同″期龄″的因为它们已经历与欲比较的数据单元相同数目的循环。因此，该参考单元将提供追踪该相关数据单元的电荷损失及新增位干扰的动态参考数值。该动态参考数值追踪在该内存组件的标准循环期间在电压临限值内的改变及新增位干扰已经产生于一个或一个以上的数据位上的影响。
在本发明一个特殊方面中，第一参考单元的其中一个位及第二参考单元的其中一个位在标准操作的前程序化。该第一参考单元的程序化位经由读取以追踪该数据单元的电荷损失并且未程序化的位由该第二参考单元读取以追踪由该第二参考单元的程序化位所造成的新增位干扰。
依据本发明的一个方面，第一参考单元及第二参考单元结合在内存数组内的字。该第一参考单元及第二参考单元可以使用以判断是否在字内的位为程序化(例如逻辑值1)或未程序化或已抹除(例如逻辑值0)。另外，第一参考单元及第二参考单元可以结合在字线内的位(字线可以包含多个字)。因此，第一参考单元及第二参考单元可以与区段或整个内存组件结合。
依据本发明的另一个方面，多重位闪存单元及相关的参考数组是与在该区段内的多重位闪存单元循环(例如程序化及抹除循环)以便所有在该区段内的单元及相结合的参考数组是相同的″期龄″。该结合的参考数组包含第一动态数组及第二动态数组。比较电路比较来自单元所读取的数据与由该第一动态数组及该第二动态数组所推导的平均值，以确认在该区段内的位。该多重位闪存数组通过允许与在该闪存内的多重位内存单元一起循环的双动态参考的使用而允许该闪存组件的多重位操作。
下列的描述及附加的附图将提出本发明的特定的方面。然而这些方面表示其中本发明可以使用的原理的各种方式的其中几项。当考虑所结合的附图，本发明的其它优点及新颖特征由本发明的下列详细描述将变得明显。
图1显示例示性双位内存单元的侧视横截面附图，其中可以实现本发明的各种方面。
图2显示经由采用以执行本发明的各种方面的系统的方块图。
图3显示依据本发明的目的使用两个参考单元的标准位而用于决定平均临限电压数值的电路的示意性方块图。
图4显示依据本发明的一个方面使用第一参考单元的标准位及第二参考单元的新增位而用于决定平均临限电压数值的电路的示意性方块图。
图5显示依据本发明的一个方面的比较电路的示意方块图。
图6显示依据本发明的一个方面的双位闪存的数组的64K区段的部分上视附图。
图7显示依据本发明的一个方面的双位内存单元的列部分的示意性附图。
图8显示依据本发明的一个方面使用与字线结合的一对参考单元而用于读取部分区段的系统的示意性方块图。
图9显示依据本发明的一个方面使用与字结合的一对参考单元而用于读取部分区段的系统的示意性方块图。
图10显示依据本发明的一个方面的部分内存数组的架构的方块图。
图11显示依据本发明的一个方面而用于执行读取操作的方法的流程图。
具体实施例方式
本发明关于多重位内存单元于内存的有效使用期间内的适当的读取。本发明使用第一参考单元以追踪关于数据位在多重位内存组件内的电荷损失，及使用第二参考单元以判断在该多重位内存组件内的数据位上的新增位干扰的影响。程序化及抹除循环将执行于结合该内存单元的参考单元上，俾使该数据单元及参考单元有相同的″期龄″。将决定及使用平均动态参考数值以判断是否数据位为程序化或未程序化。虽然本发明于下文中是结合氧化物-氮化物-氧化物双位内存单元架构而用作说明及描述，但其中每个单元的两者位是用于数据存储，应了解的是本发明可适用于其它类型的架构及其它多重位架构使用技术。
图1说明例示性的双位内存单元10，其中本发明的一个或一个以上的各种方面可以执行。该内存单元10包括安插于上二氧化硅层14及底部二氧化硅层18之间而形成氧化物-氮化物-氧化物层30的氮化硅层16。复晶硅层12位在该氧化物-氮化物-氧化物层30的上方并且提供连接至该内存单元10的字线。第一位线32在第一区域4之下的该氧化物-氮化物-氧化物层30下方延伸并且第二位线34在第二区域6之下的该氧化物-氮化物-氧化物层30下方延伸。该位线32及34由传导部分24及选择的氧化部分22所形成。硼核心植入20提供在每个位线32及34的两端上，其中该位线与该底部二氧化硅层18相交或沿着该整个晶体管。该硼核心植入比该P类型基板具有更多的重掺杂并且辅助该内存单元10的该临限电压的控制。该单元10位在P型基板9之上而具有该位线32及34由N+砷植入所形成的传导部分24，而使得通道8形成在该位线32及34之间且横跨该P型基板。该内存单元10包括单一晶体管，该单一晶体管具有由该N+砷植入部分24所形成的可互换的源极及漏极组成部，该N+砷植入部分24位在具有以闸极形成为部分复晶硅字线12的该P型基板区域9之上。
虽然该第一及第二位线32及34依据传导部分24及选择氧化部分22而说明，但应了解的是该位线可以仅由传导部分所形成。再者，虽然图1的该附图显示在该氮化硅层16内有间隙，但应了解的是该氮化硅层16可以在未具间隙下以单一长条或层膜而制造。
该氮化硅层16形成电荷陷捕层。该单元的程序化通过施加电压至该漏极及该闸极并且接地该源极而完成。该电压沿着该信道产生电场造成电子加速并且由该基板层9跳跃进入该氮化物，该行为已知为热电子注入。由于该电子在该漏极处获得大部分的能量，这些电子变成受到陷入并且仍然存储在该漏极附近的氮化物内。该单元10通常为均匀的并且该漏极及源极是可互换的。由于该氮化硅是非导电性，因此第一电荷26可以注入至该中央区域5的第一端附近的氮化物16内并且第二电荷28可以注入至该中央区域5的第二端附近的氮化物16内。因此，若该电荷并未移动则每个单元可以具两个位而非是只有一个位。
如同先前所提出的，该第一电荷26可以在该中央区域5的第一端处存储于该氮化层16内并且该第二电荷28可以在该中央区域5的第二端处存储使得每个内存单元10可以存在两个位。该双位内存单元10通常为对称的，因此该漏极及该源极是可以互换的。因此，当程序化该左侧位C0时，该第一位线32可以担任该漏极端并且该第二位线34可以担任该源极端。同样地，对于程序化该右侧位C1时，该第二位线34可以担任该漏极端并且该第一位线32可以担任该源极端。第1表说明用于执行具有该第一位C0及该第二位C1的双位内存单元10的读取、程序化及单侧抹除的其中特定一组电压参数。
表1
双位内存单元架构的各种实施例可以依据本发明的一个或一个以上的一个方面而达成。尤其，本发明适用于内存组件其中在双位单元内的两个位是使用于数据或信息存储。本发明的发明者已经发现在此类单元的其中一个位(例如位C0)的程序化及抹除影响本身相结合位(例如位C1)的程序化、读取及/或抹除。例如，单元10的位C1的重复的程序化可以在位C0内造成电荷累积并且反过来亦如此。而且，对于位C1的抹除电压脉冲的重复使用可以造成位C0的过度抹除。在该结合位C0内这些现象可以依序造成在标准操作(例如对于有效读取、写入/程序化及/或抹除其中一个或两者位的能力)期间关于该位的操作的退化。
发明者已经判断出对于双位操作的主要的挑战来自于该电荷损失及新增位干扰在两个条件之下的结合(1)在有效期开始处的新增位干扰及(2)在有效期结束处的循环后的电荷损失。测试数据显示该新增位干扰在该有效期的开始处附近较高并且该临限电压分布在循环及有效期结束之后覆加在该程序化临限电压之上。该两个分布的重迭使标准读取感测技术对于双位操作无法正确地运作。换言之，不能判断是否在新增位或标准位内的数据为壹或零。
很多闪存具备执行复杂程序化及自动化抹除操作的指令逻辑及嵌入式状态机。静态随机存取内存模块组件可以包含由微控制器所实现的程序而使用于控制指令逻辑及内存系统的操作。当系统电源开启时，这些程序通常加载至静态随机存取内存内。可以使用总线以将从处理器来的控制指令发送至该指令逻辑组件，并且将由该闪存组件所读取或由该闪存组件所写入的数据与控制逻辑和主处理器者交换。该快闪组件的嵌入式状态机产生该指令逻辑控制，而用于细部操作诸如必须用于执行程序化、读取及抹除操作的各种个别的步骤。该状态机因此担任减少通常使用于结合含有该闪存的微小芯片的处理器(未显示)所需的经常操作。
图2显示用于执行本发明的使用该双位内存单元的内存数组62的适当的程序化、抹除及读取的系统40。在本例子中，该内存数组62包括多个64K区段64。该闪存数组64的区段包含经由分享相同区段地址的字线所群集一起的所有该内存单元所组成的该内存数组62的一部分。该区段地址通常为所使用的该地址位信号的n个(例如6个)最大有效地址位，以寻址在该内存组件中的一个或一个以上的单元，此处n为整数。例如，64K区段64可以包括8个输入/输出(IOs)，其中输入/输出为4个单元的列或具有4个标准位及4个互补的4个双位内存单元。需要了解的是该内存数组62可以是任何数目的不同的配置，例如，128K区段包括8个标准位及8个新增位于8个单元上。此外可以使用任何数量的区段而仅受该应用的尺寸及该组件使用该闪存数组62的尺寸的限制。
结合每个64K区段64者为第一动态参考数组66及第二动态参考数组68。该第一动态参考数组66追踪结合该区段64的循环的数据位的电荷损失，并且该第二动态参考数组追踪在结合该区段64的循环的数据位上的新增位干扰的影响。该第一动态参考数组66及该第二动态参考数组68与对应区段64的数据位一起循环，以便该参考数组的期龄相同于该对应区段64者。该参考数组66及68可以包含结合字、字线或区段的参考单元。
该系统40包含连接至该闪存数组62的地址译码器42，而用于在该数组62上所执行的各种操作(例如程序化、读取、确认、抹除)期间的解码输入/输出。该地址译码器42接收来自系统控制器(未显示)或类似组件的地址总线数据。
指令逻辑组件44包含参考逻辑组件46、参考比较器组件48及内部状态机50。该指令逻辑组件44连接至该地址内存数组62。该指令逻辑及状态机50接收来自连接至系统控制器或类似组件的数据总线的命令或指令。该命令或指令采用嵌入于该指令逻辑44及状态机50内的算法。该算法执行欲于此描述的程序化、读取、抹除、软性程序化及确认的各种方法。电压产生器组件60亦连接至该内存数组62、该指令逻辑44及状态机50。该电压产生器组件60通过该指令逻辑44及该状态机50所控制。该电压产生器组件60可操作以产生用于该内存数组62的内存单元的程序化、读取、抹除、软性程序化及确认的必要的电压。
在区段的程序化及抹除循期间，指令逻辑44及状态机50程序化在该区段内的数据位及在该第一参考数组66与该第二参考数组68内的参考位。该指令逻辑44及状态机50接着抹除在该区段内的数据位及在该第一参考数组66与该第二参考数组68内的参考位。该指令逻辑44及状态机50接着程序化在该第一参考数组66内的该参考单元的其中一个位，及程序化在该第二参考数组68内的该参考单元的其中一个位。在读取操作期间，数据位例如通过在区段内读取一个或一个以上的字而读取。该指令逻辑44及状态机50从在该第一参考数组66内的单元读取程序化位及从在该第二参考数组68内的单元读取抹除位。该读取数值提供至决定平均参考数值(例如临限电压平均数值，VTAVG)的该参考逻辑组件46。该平均参考数值提供至参考比较组件48。该参考比较组件48比较该参考数值与该读取数据位，以判断是否该位是在程序化状态或未程序化状态。
图3说明依据本发明的一个方面用于从两个双位参考单元决定电压临界平均(VTAVG)的电路76。第一参考单元70(REF A)包含新增位(CB)及标准位(NB)。该标准位受到程序化(P)并且该新增位未受到程序化(NP)。第二参考单元72(REF B)包含新增位(CB)及标准位(NB)。该新增位受到程序化(P)并且该标准位未受到程序化(NP)。在读取操作期间，加法器76总和该第一参考单元70的程序化标准位及该第二参考单元72的未程序化标准位的该读取电流。该加法器76转换该电流成为电压并且提供该电压至平均组件78。该平均组件78例如可以是简单的电压分压器。该平均组件78接着提供该平均参考临限电压VTAVG。临限电压平均值可以经由使用以判断是否数据位是程序化位或未程序化位。需要了解的是临限电压平均值可以由该第一参考单元70的未程序化新增位与该第二参考单元72的程序化新增位相加而决定。
图4显示依据本发明的另一个方面而用于从两个双位参考单元决定临限电压平均值(VTAVG)的电路86。第一参考单元80(REF C)包含新增位及标准位。该标准位受到程序化(P)并且该新增位未受到程序化(NP)。第二参考单元82(REF D)包含新增位及标准位。该新增位未受到程序化(P)并且该标准位受到程序化(NP)。在读取操作期间，加法器86总和该第一参考单元80的程序化标准位及该第二参考单元82的未程序化互补单元的该读取电流。该加法器86转换该电流成为电压并且提供该电压至平均组件88。该平均组件88接着提供该平均参考临限电压VTAVG。临限电压平均值可以经由使用以判断是否数据位是程序化位或未程序化位。需要了解的是临限电压平均值可以由该第一参考单元80的未程序化新增位与该第二参考单元82的程序化标准位相加而决定。图3至图4说明其中一个参考的程序化位与另一个参考的未程序化位所结合的任何适当的组合可以使用于决定临限电压平均值VTAVG。
图5为具有数据单元92、来自动态参考A的第一参考单元94及来自动态参考B的第二参考单元96的比较电路90的示意说明。该数据单元92具有新增位及标准位。该参考单元94及96亦具有新增位及标准位。相结合的通道闸98连接至该单元92、94及96的该新增位及标准位侧。在说明于图5的例子中，来自单元92的该标准位侧数据与来自动态参考单元94及96的标准位侧的平均的数据做比较。在此例子中，其中一个参考单元的该标准位将受到程序化并且该另一单元的标准位将不受程序化。
应该要了解的是，若来自单元92的该新增位侧的数据欲做比较，则单元94及96的该新增位侧可以做平均。若该参考单元的新增位是使用于读取数据单元的新增位并且该参考单元的标准位是使用于读取数据单元的标准位，则读取操作是较简单的。通道闸98的输出为输入至个别的串迭放大器100。对应于该第一参考单元94的标准位及该第二参考单元的标准位的串迭放大器100的输出提供至平均器102。该平均器102提供对应于程序化位及未程序化位的平均值的平均数值。该平均器102的输出提供至差动感测放大器104内部，该差动感测放大器104提供输出与对应于该数据单元92的标准位的串迭的输出做比较。该差动感测放大器104提供输出对应于是否该数据单元92的标准位是在程序化状态或未程序化状态。
图6显示从64K区块120的例子的上视或平面视图的部分内存单元布局。本例子依据16位输入/输出的64K区块而做说明。需要了解的是区块可以是8位、32位、64位或更多的输入/输出并且并非限定于64K(例如128K、256K)。该64K区块120可以是区段或部分区段。例如，具有该接触连接共同金属位线的一个或一个以上的区块可以形成区段。氧化物-氮化物-氧化物堆栈长条或层膜122延伸该内存数组的长度并且包含该区块120。该区块120包含16个输入/输出群组字段126。每个输入/输出的″字″或群组包括八个晶体管或八个标准位及八个新增位。每个输入/输出包含用于寻址单元的列的复晶硅字线124。多个位线在该氧化物-氮化物-氧化物堆栈长条层122下方延伸而用于该内存单元的个别位的激活读取、写入及抹除。每个位线连接至在十六个列的群组的其中一端的第一接触128及金属位线(未显示)与在该群组的另一端的第二接触130。在图6的例子中，显示五条位线使得位线连接至在行位内的每个其它晶体管的一端，并且使用两个选择晶体管以在两个晶体管的四个位之间选择而用于读取、写入及抹除。
图7显示在列内使用选择晶体管及三条位线用于读取、写入及抹除位的首先四个双位内存单元的寻址的示意图。第一双位内存单元142包含第一位C0及第二位C1、第二双位内存单元144包含第一位C2及第二位C3、第三双位内存单元146包含第一位C4及第二位C5及第四双位内存单元148包含第一位C6及第二位C7。该四个双位内存单元可以形成8位字。选择闸150(Sel0)及选择闸152(Sel1)经由提供以激活双位内存142的位C0、C1及双位内存144的位C2、C3的读取、写入及抹除。选择闸154(Sel2)及选择闸156(Sel3)经由提供以激活双位内存146的位C4、C5及双位内存148的位C6、C7的读取、写入及抹除。第一切换158连接至第一位线BL0、第二切换160连接至第二位线BL1并且第三切换162连接至第三位线BL2。该第一、第二及第三切换在电源(VDD)及接地(GND)之间连接该对应的位线。该双位内存单元的任何的位如同于下文的表2中所描述可以通过提供不同的电压配置而读取。在描绘于图7的例子中，双位内存单元142的单元C0将受到读取。
表2
图8显示依据本发明的一个方面的用于读取单元的部分区段172的系统170。该区段172为双位单元的数组，诸如单元180。该系统170包含在执行于该区段172上的各种操作(例如程序化、读取、确认、抹除)期间译码输入/输出的位线控制器174及字线控制器176。该位线控制器174及字线控制器176由系统控制器(未显示)或类似组件接收地址总线信息。诸如单元180的双位内存单元形成于M列及N行内。共同的字线连结至在列内的每个单元，诸如字线WL0、WL1、WL2至WLM。共同的字线连结至在栏内的每个单元，诸如位线BL0、BL1至BLN。结合每个字线为第一动态参考内存单元182(REF A)及第二动态参考内存单元184(REF B)。字线可以含有例如形成多重字的1000个位，并且区段可以包含例如512条字线以提供512K位的内存。结合字线的该第一动态参考内存单元182及该第二动态参考内存单元184在包含于用于对应字线的字或多重字内的位的读取期间而使用。此允许结合在字线内的而欲在该对应的参考单元内反应的数据单元的程序变动。
图9显示依据本发明的一个方面的用于读取单元191的区段的系统190。单元191的区段包含数据区段部分192、动态参考A部分194及动态参考B部分196，其中动态参考A194及动态参考B196组成参考数组。该动态参考A194及该动态参考B196提供结合在字线内的字的个别参考，使得每个字具有相关的参考。虽然该参考数组以个别的结构做说明，但该参考单元可以在该数据区段部分192内相互混合。
该区段192以具有N型单元做说明。应该了解的是在内存数组内的区段可以具有各种不同的单元的数目。动态参考A194及动态参考B196以具有每个P型单元而做说明。该区段192包含多个双位数据单元200、动态参考A194包含多个双位参考单元202及动态参考B196包含多个双位参考单元204。该数据单元200及在数组内的对应的参考单元202及24与共同的字线，诸如在列内的WL0、WL1至WLM，以及与在区段192内的共同的位线BL0-BLN、在动态参考A194内的BL0-BLP及在动态参考B196内的BL0-BLP连接。需注意的是该字线为共同至在该区段192内的双位单元两者以及该参考数组194及196。控制器/译码器206控制该电压至该个别的位线并且字线控制器200控制该电压至该个别的字线。在区段1内的该位线终止于输入/输出202内。来自该输入/输出202及来自该动态参考A及B的数据通过一系列的通道闸204所控制。
图10为依据本发明所制造的部分内存数组210的架构的概观，并且说明具有结合的参考数组214的第一区段212、具有结合的参考数组218的第二区段216至具有结合的参考数组222的区段R220。应该了解的是该区段的顺序可以随着具有区段于垂直的配置中以及于水平的配置中的该内存数组210而改变。在该部分内存数组中，参考数组可以包含结合字、字线或整个区段的第一参考及第二参考。第一参考的程序化位及第二参考的未程序化位经由使用以决定在该结合区段内的数据位的读取期间所使用的平均临限电压数值。
检视上文所描述的先前结构及功能特征，依据本发明的各个方面的方法将参考图11而更佳了解。虽然为了说明简化的目的，图11的方法依据执行顺序而显示及描述，需要了解及明白的是本发明并非意在通过该说明的顺序而限定，依据本发明，某些方面可以不同的顺序及/或同时以来自于此所显示及描述的其它方面而产生。再者，并非所有说明的特征可能需要以实现依据本发明的一个方面的方法。
图11显示依据本发明的一个方面用于执行多重位内存单元结构的一个或一个以上的数据位的读取操作的一种特定的方法。该方法开始于300，其中将执行程序化及抹除例程。该程序化及抹除例程程序化在部分内存内的数据位及参考位。该部分内存可以是区段、区块或整个内存组件。该程序化及抹除例程接着抹除该数据位及该参考位。该方法接着进入至310。在310，该方法程序化参考单元对的该参考单元的第一位。该参考单元可以包含对应于字、字线或整个区段的第一参考单元及第二参考单元。由于该多重位内存单元结构的程序化及抹除循环超过时间，则该第一参考单元追踪在程序化位上的电荷损失。该第二参考单元追踪该多重位内存单元结构的内存单元的在超过时间未程序化或抹除位上的新增位干扰的影响。该方法接着进入320以开始标准操作。
在标准操作期间，将执行写入操作以设定该多重位内存单元结构的内存单元的数据位至程序化状态或未程序化状态。例如，可以执行写入操作以程序化整个区段、区块或结构以执行特定的程序化功能。此外，在含有该多重位内存单元结构的组件的操作期间可以执行某些部分，使得除了程序化例程之外，数据可以存储于该内存结构内。该方法接着进行至330以判断是否已经使用读取请求。
若读取请求并未使用(NO)，则该方法回到320以继续执行标准操作。若读取请求已经使用(YES)，该方法进行至340。在340，读取电流从第一参考单元的程序化位及第二参考单元的抹除或未程序化位所读取。如同上文所讨论的，该程序化位追踪该多重位内存单元结构超过时间的电荷损失，并且该未程序化位追踪在该多重位内存单元结构超过时间的未程序化位上的新增位干扰的影响。在350，平均临限电压数值使用该第一参考的程序化位及该第二参考的未程序化位的读取电流而判断。该平均临限数值可以是平均读取电流或转换成平均临限电压。
在360，一个或一个以上的位从该多重位内存单元结构读取。例如，字、多个字或区段可以读取。在370，数据单元的位与平均临限电压数值做比较。该方法接着进行至380以判断是否该位为程序化或未程序化。例如，具有读取数值高于该平均临限电压数值的位可以考虑为程序化位，而具有读取数值低于该平均临限电压数值的位可以考虑为未程序化位。该方法对于经由读取的该剩余位重复370的比较及380的判断。此外，370的比较及380的判断可以同时在字、字线或区段内的位上进行。
上文所描述的包含本发明的例子。当然不可能描述用于描述本发明的目的的要件或方法的每个可以想到的组合，但是一般熟习此项技艺的人士可以了解本发明的很多更进一步的组合及替换是可能的。因此，本发明意在涵括落在该附加的申请专利范围的精神及范畴的内的所有此类的替代、修正及变换。再者，该术语″包含″是使用于该详细说明或该申请专利范围的范围内，当在申请专利范围内使用作为过渡的字词时，此术语是意在以类似于该术语″包括″的方式如同″包括″所理解的意而包含于内。
权利要求
1.一种多重位内存系统(40)，包括由第一多重位参考单元(70)读取程序化位值及从第二多重位参考单元(72)读取未程序化位值以决定平均动态参考数值的参考组件(46)；以及使用该平均动态参考数值以促使决定是否至少其中一个多重位数据单元的位是在该程序化状态或在该未程序化状态的比较组件(104)。
2.如权利要求1所述的系统进一步包括以结合的字线(12)连结至在列内的多重位数据单元(10)及以结合的位线(32及34)连结至在行内的多重位数据单元(10)的列及行，所组成的多重位数据单元(10)的区段(64)，以及形成多重位参考对的该第一及第二多重位参考单元(70及72)，该多重位参考对在程序化及抹除循环期间与该多重位数据单元(10)一起程序化及抹除。
3.如权利要求2所述的系统，其中至少一个多重位参考对与在字线(12)内的多重位数据单元(10)结合，该参考组件(46)在该字线(12)内的位的读取期间使用该多重位参考对。
4.如权利要求2所述的系统，该多重位参考对与在该区段(64)内的多重位数据单元(10)结合，该参考组件(46)在该区段(64)内的位的读取期间使用该多重位参考对。
5.如权利要求2所述的系统，该多重位数据单元(10)的区段(64)及该多重位参考对为氧化物-氮化物-氧化物双位数据单元。
6.如权利要求1所述的系统，该参考组件(46)判断若该位具有高于该平均动态参考值的读取值，则在该至少其中一个多重位数据单元(10)内的位是程序化位，及若该位具有低于该平均动态参考值的读取值，则在该至少其中一个多重位数据单元(10)内的位是未程序化位。
7.一种用于读取在多重位闪存单元的数组(62)内的位的方法，该方法包括判断来自第一参考单元(70)的程序化位的第一读取值及来自第二参考单元(72)的未程序化位的第二读取值；评估来自该第一读取值及该第二读取值的平均临限值；读取数据单元(10)的位以判断数据位读取值；比较该数据位读取值与该平均临限值；以及基于该比较而判断是否该位为其中一个程序化位及未程序化位。
8.如权利要求7所述的方法，更包括在执行程序化及抹除循环之后而程序化该第一参考单元(70)的第一位元及程序化该第二参考单元(72)的第一位。
9.一种用于读取双位闪存单元(10)的系统，双位内存单元(10)具有标准位及结合该标准位的新增位，该系统包括在双位内存数组(62)内用于程序化位的装置；用于程序化在第一参考单元(70)内的第一位及在第二参考单元(72)内的第二位的装置，使得该第一参考单元(70)具有程序化位及未程序化位并且该第二参考单元(72)具有程序化位及未程序化位元；用于判断结合该第一参考单元(70)的程序化位及该第二参考单元(72)的未程序化位的平均读取值的装置；用于判断在该双位内存数组(62)内的位的位读取值的装置；以及用于比较该位读取值与该平均读取值，以判断是否位是在其中一个程序化状态及未程序化状态的装置。
10.如权利要求9所述的系统，更包括用于在该内存数组(62)内的数据位及在该参考单元(70及72)内的参考位上执行程序化及抹除循环的装置。
全文摘要
本发明提供一种在内存组件内用于多重位内存单元(10)的适当读取的系统及方法。使用第一参考单元(70)及第二参考单元(72)以判断平均动态参考数值。该平均动态参考数值通过读取该第一参考单元(70)的程序化位及读取该第二参考单元(72)的未程序化或抹除位而决定。该平均动态参考数值可以使用于判断是否数据单元是处于程序化状态或处于未程序化状态。
文档编号G11C7/14GK1647215SQ03808311
公开日2005年7月27日 申请日期2003年3月3日 优先权日2002年4月12日
发明者M·A·万布斯柯克, D·G·汉密尔顿, P-L·陈, K·栗原 申请人:斯班逊有限公司