专利名称：用于模制电压差分器设计的动态电压标定方案的制作方法
技术领域：
本发明涉及集成电路，本发明尤其涉及在集成电路中产生多个电源电压。
背景技术：
近来，功耗变成了人们对高性能计算机系统的重要关注问题。因此，对于近代超大规模集成(VLSI)系统来说，低功耗设计已经变得非常重要。减小集成电路(IC)中的功耗的最有效的途径是减小IC中的电源电压(Vcc)。
为了同时获得高性能和低功耗，人们已经开发出多种Vcc设计、各种技术。然而，由于封装和线路的高成本，使用传统的片外电压调节器来产生多Vcc设计，通常是很困难的。
附图简述从以下详细讨论以及本发明各个实施例的附图中可以更完整地理解本发明。然而，附图并不将本发明限制于特殊实施例，而只是用于解释和理解的目的。
图1是集成电路一个实施例的方框图；
图2描述的是电路块一个实施例的方框图；图3描述的是电压差分器的一个实施例；图4描述的是参考电压选择器的一个实施例；而图5描述的是线性电压调节器的一个实施例。
具体实施方法下面讨论使用模制(on-die)电压差分器对集成电路(IC)中的一个或多个电路块的电压进行动态标定的机制。在以下的描述中，对较多的细节进行了阐述。然而，很显然，对本领域中的普通技术人员来说，本发明也可以在没有这些特殊细节的条件下实现。在其它实例中，以电路方框图的方式来显示众所周知的结构和器件，而不是其细节，从而避免使本发明的描述变得模糊不清。
说明书中所说的“一个实施例”或“某一实施例”指的是本发明的至少一个实施例中所包括的实施例所描述的特定性能、结构或者特征。在本说明中各处所出现的术语“在一个实施例中”并不一定是指同一实施例。
图1是IC100一个实施例的方框图。根据一种实施例，IC100可以分成为25个电路块110。在进一步的实施例中，每一电路块11包括一个电压差分器120。每一电压差分器120可从外部电源(Vcc_global)来产生本地电源(Vcc_local)。
在一种实施例中，差分器120根据包括该差分器120的特定电路块110的工作状态来动态变化Vcc_local。本领域中的普通技术人员来说，在IC100中可以实现其它数量的电路块110。
图2是电路块110一个实施例的方框图。电路块110包括电压差分器120、功能单元块(FUB)230和控制模块250。FUB230与电压差分器120耦合。在一种实施例中，FUB230是逻辑电路，它可以包括IC100中的各种元件(例如，微处理器逻辑、微控制器逻辑、存储器逻辑，等等)。FUB230由从电压差分器120接收的Vcc_local来供电。
控制模块250与电压差分器120和FUB230耦合，根据一种实施例，控制模块250将二进制编码信号发送至电压差分器120，该差分器用来标定电压差分器120处所产生的本地工作电压。在进一步的实施例中，控制模块250发送本地控制信号或者全局控制信号。在还有一种实施例中，全局控制信号优先于本地控制信号。
图3描述了与控制模块250耦合的电压差分器120的一个实施例。电压差分器120包括带隙参考电路310、参考电压选择器320以及线性电压调节器330。带隙参考电路310产生带隙参考电压VBG。在一种实施例中，VBG是一个对温度和过程变化不敏感的稳态电压源。
参考电压选择器320与带隙参考电路310和控制模块250耦合。参考电压选择器320产生用于线性电压调节器330的参考电压(VREF)。图4绘出参考电压选择器320的一个实施例。参考电压选择器320包括PMOS分压晶体管P1-Pn，PMOS导通晶体管P11-Pn-1以及NMOS晶体管N。根据一个实施例，可以选择多达n-1个电压电平。例如，如果需要四级电压电平，则可以使用四个PMOS导通晶体管P11-P14。
在一个实施例中，分压晶体管P1-Pn是串联连接的晶体管，它们向从带隙参考电路310接收的VBG提供可变电阻，以便于产生VREF。例如，如果分压器中的晶体管数量是n，则VREF的级差(granularity)是VBG/n。
在一个实施例中，VREF是从控制模块250在晶体管P11-P14处接收的编码控制信号所确定的。接收的信号由FUB230的工作状态所确定。例如，如果需要相对较高的VREF，则分别在晶体管P11-P14和晶体管N处接收二进制控制信号01110。结果，只有晶体管P11被启动，并且VREF等于VBG*(1-1/n)，其中，n是分压器中的晶体管的数量。同样，当控制信号分别为10110、11010和11100时，VREF等于VBG*(1-2/n)、VBG*(1-3/n)和VBG*(1-4/n)。
根据一个实施例，Vcc_local的值根据相应FUB230的动作动态改变。例如，如果FUB230需要相对较高的电压，则由参考电压选择器320产生更高的VREF。因此，由线性电压调节器330产生更高的Vcc_local。因此，如果FUB230需要相对较低的电压，则产生较低的VREF和Vcc_local电压。
在进一步的实施例中，需要更高的VREF，以满足在关键路径上的电路块110的性能要求。然而，对于不在关键路径上的其它电路块110来说，可以选择较低的VREF，以减小功耗。在再一种实施例中，控制模块250可以通过发送11111作为控制信号来使电路块110进入待机状态。在这样的实例中，只需要启动晶体管N，并将0V的VREF发送至线性电压调节器330。
再参考图3，线性电压调节器330产生用于电路块的Vcc_local。图5绘出线性电压调节器330的一个实施例。线性电压调节器330包括比较器530、PMOS晶体管(P)、电阻器R1和R2，以及电容器。比较器将从参考电压选择器320接收的VREF与从晶体管P通过电阻器R1和R2接收的反馈电压(VFB)比较。
如果VFB落到VREF以下，则比较器530的输出就在低的逻辑电平(即，逻辑0)上启动。否则，比较器530的输出保持在高逻辑电平(即，逻辑1)上。根据一种实施例，比较器530是一种运算放大器。然而，本领域中的普通技术人员能够理解，可以采用其它比较逻辑电路来实现比较器530。
比较器530的输出与晶体管P的栅极耦合。晶体管P的源极与Vcc_global耦合，而晶体管P的漏极则通过Vcc_local与电阻器R1、电容器和FUB230耦合。无论何时比较器530启动到逻辑0时，晶体管P被启动。
电阻器R1与电阻器R2和比较器530耦合。电阻器R1和R2用于产生比较器530的VFB。电阻器R1和R2，以及VFB的产生，有助于通过提供较大的电压范围来控制线性电压调节器330的输出。然而，本领域中的普通技术人员将会理解，电阻器R1和R2不是构成线性电压调节器330所必需的。
如上所述，Vcc_local的值根据相应FUB230的动作而动态改变。在启动模式下，无论何时VFB落到VREF以下，晶体管P就被触发。特别是，比较器530检测到这一状态，并且被启动至逻辑0。因此，晶体管P的栅极触发至逻辑0。晶体管P对去耦电容器进行充电，从而增大Vcc_local。在工作模式下，线性电压调节器330产生Vcc_local＝VRFF*(1+R1/R2)。
在待机模式期间，VREF为0。因此，VFB始终大于或等于VREF，并且比较器的输出为逻辑0，并且晶体管P截止。结果，Vcc_local浮动，以减小电路块110处的泄漏功率。
使用模制电压差分器可以为IC中的每一电路块产生本地电源电压。本地电源电压根据相应电路块的触发而动态改变。这就在保持性能的同时减小了功耗。此外，使用模制电压差分器的动态电压标定机构具有待机控制能力，它可以在电路块空闲期间显著减小泄漏功率。
对本领域中的普通技术人员来说，毫无疑问，在阅读了上述描述之后，本发明可以具有各种变异和修改形式，但是应该理解的是，以上所示出和描述的任一实施例不能被看作是对本发明的限制，而只是用于描述的目的。因此，对各个实施例细节的参考并不试图限制权利要求的范围，权利要求中所描述的只是本发明的特征。
权利要求
1.一种集成电路，其特征在于，它包含多个电路块，每一电路块具有产生用于所述电路块的本地电源的电压差分器。
2.如权利要求1所述的集成电路，其特征在于，每一所述电压差分器根据相应电路块的工作状态来动态改变本地电源。
3.如权利要求2所述的集成电路，其特征在于，所述多个电路块中的每一个无论何时，只要所述电压差分器关闭所述本地电源，就工作在待机模式下。
4.如权利要求1所述的集成电路，其特征在于，它还包括第一电路块，该电路块包含第一电压差分器；第一功能单元块(FUB)，它与所述第一电压差分器耦合；以及第一控制模块，它与所述第一电压差分器和所述第一FUB耦合，用于确定所述第一电路块的工作模式。
5.如权利要求4所述的集成电路，其特征在于，所述控制模块产生发送至所述第一电压差分器的二进制编码信号，以表示所述本地电源的电压幅值。
6.如权利要求5所述的集成电路，其特征在于，所述第一电压差分器包含产生带隙电压的带隙参考电路；与所述带隙参考电路和所述控制模块耦合的参考电压选择器，用于根据接收的带隙电压来产生参考电压；以及与所述参考电压选择器耦合的线性电压调节器，用于根据接收的参考电压来产生本地电源。
7.如权利要求6所述的集成电路，其特征在于，所述参考电压选择器包含多个分压晶体管，用于对所述带隙电压进行分压，以产生参考电压；多个导通晶体管，它们与所述控制模块耦合，用以根据从所述控制模块接收的接收信号，选择参考电压。
8.如权利要求6所述的集成电路，其特征在于，所述线性电压调节器包含比较器，它与所述参考电压选择器耦合，用以将所述参考电压和所述本地电源电压进行比较；PMOS晶体管，它具有与所述比较器耦合的栅极和与所述FUB耦合的漏极；以及电容器，它与所述PMOS晶体管的漏极耦合。
9.如权利要求8所述集成电路，其特征在于，所述线性电压调节器包含第一电阻器，它与所述PMOS晶体管的漏极耦合；以及第二电阻器，它与所述第一电阻器、所述比较器和地耦合。
10.如权利要求8所述的集成电路，其特征在于，所述比较器包含运算放大器。
11.如权利要求4所述的集成电路，其特征在于，它还包含第二电路块，所述第二电路块包含第二电压差分器；第二FUB，它与所述第二电压差分器耦合；以及第二控制模块，它与所述第二电压差分器和所述第二FUB耦合，用于确定所述第二电路块的工作模式。
12.一种集成电路中的电路块，其特征在于，所述电路块包含控制模块；功能单元块(FUB)，它与所述控制模块耦合；以及电压差分器，它与所述控制模块和所述FUB耦合，用于根据所述FUB的工作状态来动态改变所述电路块的本地电源。
13.如权利要求12所述的电路块，其特征在于，所述电路块无论何时，只要所述电压差分器关闭所述本地电源，就工作在待机模式工作。
14.如权利要求12所述的电路块，其特征在于，所述控制模块产生发送至所述电压差分器的二进制编码信号，以表示所述本地电源的电压幅值。
15.如权利要求14所述的电路块，其特征在于，所述电压差分器包含带隙参考电路，它产生带隙电压；参考电压选择器，它与所述带隙参考电路和所述控制模块耦合，用于根据所述接收的带隙电压来产生参考电压；以及线性电压调节器，它与所述参考电压选择器耦合，用于根据所接收的参考电压来产生所述本地电源。
16.如权利要求15所述的电路块，其特征在于，所述参考电压选择器包含多个分压晶体管，用于对所述带隙电压进行分压，以产生所述参考电压；多个导通晶体管，它们与所述控制模块耦合，以根据从所述控制模块接收的接收信号，选择参考电压。
17.如权利要求15所述的电路块，其特征在于，所述线性电压调节器包含比较器，它与所述参考电压选择器耦合，将所述参考电压和所述本地电源电压进行比较；PMOS晶体管，它具有与所述比较器的输出耦合的栅极，和与所述FUB耦合的漏极；以及电容器，它与所述PMOS晶体管的漏极耦合。
18.如权利要求17所述的电路块，其特征在于，所述线性电压调节器包含第一电阻器，它与所述PMOS晶体管的漏极耦合；以及第二电阻器，它与所述第一电阻器、所述比较器和地耦合。
19.如权利要求18所述的电路块，其特征在于，所述比较器包含运算放大器。
20.一种电压差分器，其特征在于，它包含带隙参考电路，用于产生带隙电压；参考电压选择器，它与所述带隙参考电路和所述控制模块耦合，用于根据所接收带隙电压来产生参考电压；以及线性电压调节器，它与所述参考电压选择器耦合，用于根据所述接收参考电压来产生本地电源。
21.如权利要求20所述的电压差分器，其特征在于，所述参考电压选择器包含多个分压晶体管，用于对所述带隙电压进行分压以产生所述参考电压；多个导通晶体管，它们与所述控制模块耦合，用于根据从所述控制模块接收的接收信号来选择参考电压。
22.如权利要求20所述的电压差分器，其特征在于，所述线性电压调节器包含比较器，它与所述参考电压选择器耦合，将所述参考电压和所述本地电源电压进行比较；PMOS晶体管，它具有与所述比较器的输出耦合的栅极，和与所述FUB耦合的漏极；以及电容器，它与所述PMOS晶体管的漏极耦合。
23.如权利要求8所述的电压差分器，其特征在于，所述线性电压调节器包含第一电阻器，它与所述PMOS晶体管的漏极耦合；以及第二电阻器，它与所述第一电阻器、所述比较器和地耦合。
全文摘要
根据一实施例，揭示了一种集成电路。该集成电路包括多个电路块。每一电路块包括产生用于电路块的本地电源的电压差分器。
文档编号G11C5/14GK1647272SQ03807934
公开日2005年7月27日 申请日期2003年2月14日 优先权日2002年3月11日
发明者K·张, L·伟 申请人:英特尔公司