高频宽低电压增益胞元及具强化互导之电压随耦器的制作方法

专利名称：高频宽低电压增益胞元及具强化互导之电压随耦器的制作方法
技术领域：
本发明系关于一种电压缓冲器和随耦器，尤指一种使用在高频宽低电压增益胞元的电压随耦器。
背景差动电路(differential circuit)产生一正比于两输入讯号间的代数差(algebraic difference)之讯号。这些电路只有在该输入讯号间有差异时，才产生一输出讯号。
理想中，差动电路的输出讯号并不由它的输入讯号的大小决定。然而，当输入讯号十分“微弱”时，这些讯号可以小到使得它们不能再被确实的处理。因此，当“微弱”输入讯号提供到一差动电路时，这个“微弱”输入讯号可以被缩小且将无法被侦测出这些可以存在于输入讯号的小讯号差异。换句话说，包含在这些输入讯号的信息和它们之间的代数差可能被遗失。
概念上，在差动电路处理输入讯号之前，讯号放大器可以用来影响输入讯号。假如使用讯号放大器，讯号放大器必须被匹配且需进一步的保持包含在输入讯号理的信息。使用讯号放大器的一缺点是结果电路(resulting circuit)有一限制的频宽。讯号放大器的极(poles)可以在高频缩小该输入讯号，如此便限制差动电路的频宽。

发明内容
本发明系关系于高频宽低电压增益胞元，其可克服习知潜在的缺点。本发明也与具强化互导的电压随耦器和缓冲器有关。本发明较佳实施例将讯号衰减最小化并将在硬盘机及其它机电装置与电子装置的频宽最大化。本发明较佳的缓冲器和随耦器包含一单端(singleended)输出、一源极随耦器和一电流回馈回路。电流回馈回路耦合于该源极随耦器和该单端输出。藉由使用一由共源(common-source)晶体管执行的高增益之电流/电压转换和电压/电流转换，该电流回馈回路获得在输入和输出电流间的高电流增益。
本案较佳实施例之增益胞元包含一第一和第二源极随耦器、一在源极随耦器周围的第一和第二电流回馈回路、一第一和第二电流镜射电路、一负载、一共模回馈电路和一第一和第二定电流源。较佳地，一差动安排包含该第一和第二源极随耦器，其个别地耦合该第一和第二电流回馈回路。该第一和第二源极随耦器电路也个别耦合于该第一和第二电流镜射电路。该第一和第二电流镜射电路耦合至一耦合于共模回馈电路的该负载。该共模回馈电路控制该定电流源，其汲入(sink)流经该第一和第二电流镜射电路的镜射电流。
简单图标说明图标中，在不同视图的相同组件数字符号表示相似的组件。


图1系为本案较佳实施例之电压随耦器之示意图；图2系为包含于图1之本案较佳实施例之增益胞元之示意图；图3系为包含于图2之本案较佳实施例之替代负载之示意图；图4系为包含于图2之本案另一较佳实施例之替代负载之示意图；图5系为包含于图2、3、4之本案较佳实施例之串叠示意图；图6系为包含于图2、3、4之本案较佳实施例之数字逻辑之示意图；图7系为包含于图2、3、4之本案另一较佳实施例之数字逻辑之示意图。
实施方式一硬盘是一种机电装置，其可从一由可储存资料的材料来制造或者仅覆盖其表面的转盘(platter)读出或写入资料。一硬盘可包含一用来支持转盘的转轴(spindle)、一驱动转盘的马达、一或多个读写头、一读写头定位机构、一电源供应器和一控制器。在一硬盘机中，一电压缓冲器(buffer)可以被用来暂存讯号，其驱动讯号可用一高源电阻到一低阻抗负载来提供。例如，电压随耦器可以使用在当电压来源电阻比负载电阻大的时候。不使用电压随耦器而直接将电压源与负载耦合将导致一明显的讯号衰减。在这个案例中，具有一高于负载阻抗的高输入阻抗和低输出阻抗的电压随耦器可以用来当成一电压缓冲器。相同地，在一些应用，如在硬盘读取电路中，两输入讯号的差异必须在不改变输入讯号的完整性下被侦测出来。
图1是本案较佳实施例之电压随耦器100之示意图。本案之具有一单端输出102之较佳实施例100包含三个晶体管源极随耦器(source-follower)晶体管T1104、共源(common-source)晶体管T2106和折叠式串叠(folded-cascode)晶体管T3108和两定电流源I1110、I2112。该第一和第二晶体管T1104和T2106较佳为P型信道金氧半导体场效晶体管(PMOS FETs)，而第三晶体管T3108较佳为N型信道金氧半导体场效晶体管(NMOS FET)。
较佳地，本案较佳实施例之电压随耦器100之输出电压伴随着输入电压。在本案较佳实施例100中，输出电压不像输入电压，是按照一取决于源极随耦器晶体管T1104的门槛(threshold)电压Vt之闸源(gate-source)电压。该门槛电压Vt在制程中定义，其中该门槛电压Vt是在源极(source)和汲极(drain)之间的电流产生(onset)的最低需求的闸电压。此外，源极随耦器晶体管T1104的闸源电压取决于从源极流到汲极的偏压电流。
较佳地，一电流汲入(sink)或该电流源I2112加偏压于该源极随耦器晶体管T1104和该折叠式串叠晶体管T3108。该晶体管T3108的汲极电流IDC1由电流源I1110所定义。该源极随耦器晶体管T1104的汲极偏压电流IDC2较佳为从电流源I1110流经I2112的电流差异，其中电流源I2112传导一结合直流电(IDC1+IDC2)。互连于该共源晶体管T2106的源极(source)和汲极(drain)之间的符号R0114代表电流源I1110的输出阻抗。由于本发明之较佳实施例之该共源晶体管T2106的一高闸极阻抗，R0114是从节点A(node A)到接地端(ground)118测量出的全部阻抗的重要部分。然而，从节点A到接地端118的全部阻抗将取决于该折叠式串叠晶体管T3108、该电流源I2112的输出阻抗与从该源极随耦器晶体管T1104的汲极调查的阻抗的相互传导。
较佳地，产生在端子Vout102的输出电压伴随在端子Vin120接收的输入电压。然而，本案较佳实施例之电压随耦器100的动态表现可由当输入电压改变时发生的时间延迟(time delays)或传输延迟(propagation delays)所描述。因为大部分的开关表示出非零的切换次数且必然地有一些在节点间的电容，电路功能可以取决于该开关的延迟反应，如使用在本案较佳实施例之电压随耦器100的该晶体管。
当在端子Vin120接收的输入讯号减少，例如一传输延迟导致源极随耦器晶体管T1104的闸源电压Vgs开始增加。在端子Vout102产生的讯号没有立即跟着在端子Vin120接收的讯号改变。当Vgs增加，由源极随耦器晶体管T1104引起的导电通路增加，且对应产生一输出交流电。该交流电(isource follower或isf)加到流过源极随耦器晶体管T1104的导电通路的静态直流电IDC2。因为I2112没有被架构或规划至汲入电流isf，isf基本上被加至在共源晶体管T2106的闸之IDC1还有在节点A 116的folded-cascode晶体管T3108之汲极。当在节点A 116的交流电增加时，部分由于该大阻抗R0，一相当大的交流闸极电压补充该共源晶体管T2106的直流闸极电压。这些闸极电压导致共源晶体管T2106的导电通路减少。在闸源电压Vgs的有效衰减，减少了从一直流供应Vdd 122流经T2106的电流。因此产生了一交流电icommon source(ics)。最后，在端子Vin120接收的输入电压和在端子Vout102产生的输出电压间的差异出现在一电压区里，其一般由源极随耦器晶体管T1104的门槛电压Vt和直流偏电流IDC2所定义。
如图所示，该折叠式串叠晶体管T3108、该两电流源(I1110，I2112)和该共源晶体管T2106形成一在源极随耦器晶体管T1104周围的电流回馈回路。本案较佳实施例之输入交流电到输出交流电(gm)的全部互导或比率远高于该源极随耦器晶体管T1104或是该偏压电流IDC2所架构之共源晶体管T2106的互导。该共源晶体管T2106的互导之增加或提高可由将该共源晶体管T2106的闸加上一传导交流电压所达成。该交流电压可透过一高增益的电流/电压转换所达成，其转换利用了在节点116 A感测的交流电isf。较佳地，本案较佳实施例之电压随耦器100的该共源晶体管T2106之汲极交流电ics被增大且与交流电isf反相。该电流回馈回路最小化流经源极随耦器晶体管T1104的交流电isf，来获得流经靠近直流电IDC2之源极随耦器的电流。因此源极随耦器晶体管T1104的闸源电压是一在输入Vin120和输出Vout102之间的定补偿(offset)电压并且完全独立于交流操作(ACoperation)之外。该共源晶体管T2106驱动该输出交流电iout，其用来改变在输出节点Vout102的电位(voltage level)，且iout的大小相等或近似于ics的大小。依上所述，本案较佳实施例之电压随耦器100的互导远高于单独之源极随耦器晶体管T1104的互导。
本案较佳实施例之电压随耦器100的小讯号增益取决于电压随耦器的输出阻抗和负载阻抗。本案较佳实施例之电压随耦器100的小讯号输出阻抗反比于该共源晶体管T2106的互导。由于本案较佳实施例100的增强互导操作，电路讯号衰减将变小。
较佳地，源极随耦器晶体管T1104的闸源(gate-source)电压近乎不变，甚至于它带有输入讯号的小讯号改变。被该电路或该闸极(gate)观察的电容和驱动在端子Vin120之该源极随耦器晶体管T1104的闸极较佳地是由该闸源电容和该源极随耦器晶体管T1104的闸汲(gate-drain)电容所决定。既然因为是电流回馈回路的操作，闸源电压的变化较佳地非常小，而由于闸源电容的关系，负载较佳地减少。由于电流回馈回路的高频宽，这减少的负载效应甚至在非常高的频率中是确实的。闸汲电容的效应也较佳地变小，由于在饱和范围中该源极随耦器晶体管T1104的操作和由于在该折叠式串叠晶体管T3108源极的低阻抗，该折叠式串叠晶体管T3108避免一在米勒效应(Miller-effect)电容中的动态增加。
如图1所示，该源极随耦器晶体管T1104的总体(bulk)和源极端子较佳地直接耦合。在总体和源极端子的直接耦合进一步最小化由可被耦合到Vout102端子之负载引起的讯号衰减，因为源极随耦器晶体管T1104的gm是最理想的。在另一本案较佳实施例之具有耦合到一交流接地电压之总体端子，例如在PMOS FET源极随耦器晶体管T1104的例子中的正供(positive supply)电压，一闸极和和总体的互导之增强将会达成。该总体互导因此有一负面影响且减少电流回馈互导增强回路的好处。在这个例子中的小讯号衰减取决于闸极和和总体的互导比率。较佳地，该讯号衰减比较少依赖或是独立于耦合至Vout102端子的负载之外。
上述之本案较佳之电压随耦器100并不限制在图标组件中(如PMOS或NMOS晶体管)，本案较佳实施例100也可包含将PMOS FETs以NMOS FETs取代且将NMOS FETs以PMOS FETs取代之方式之晶体管。此外，例如许多合适的电流供应或晶体管，如串叠晶体管，可以用来当作电流源I1110，和I2112来增强电源的输出阻抗如同在折叠式串叠晶体管T3108的Vbias124端子的闸极电压(gate bias)可以被任何合适的外部或内部源极、偏压区块(bias block)或偏压产生器(biasvoltage generator)所驱动。
本案较佳之电压随耦器100也可是一单一部份或是整合于本案较佳之实施例之在一分离或整合电路中的一固定或变动之增益胞元。如图2所示，本案较佳之增益胞元200包含两个电压随耦器202和204，其皆具有由一被动组件(如图标之R0206)耦合之输出端子。后来的或是被动组件可用一主动组件如可变电阻或晶体管来实行。在一较佳实施例中，该晶体管可以是一在线性范围内操作且被一高闸电压加上偏压的NMOS装置。藉由调整NMOS装置在线性区的闸压，引诱传导通路的电阻值将对应着改变如同本案另一较佳实施例中的可变增益的改变。
本案较佳之增益胞元200利用一对晶体管T4a208和T4b210去追踪和输出流经R0 206的电流。较佳地，这成双的晶体管T2a106a、T4a108和T2b106b、T4b210是在一别地追踪流经共源晶体管T2a106a和T2b106b的电流中的电流镜射(current-mirror)配置中。虽然晶体管T4a208和T4b210没有个别的与T2a106a和T2b106b相匹配，而来提供一在其它替代实施例中可以用在其它成双的相匹配的晶体管的增益N。如上述，本案较佳实施例可利用一一对一电流镜射配置或一一对N的电流镜射配置，其取决于产生在Voutp212和Voutm214端子的理想输出增益。调整本案另一较佳之增益的数字逻辑也可用来控制该电流镜射比N，藉由控制平行地位于晶体管T4a208和T4b210的晶体管。
如图所示，电流镜射T2a106a、T4a208和T2b106b、T4b210提供流经共源晶体管T2a106a和T2b106b之多重参考电流至本案较佳之负载216。较佳地，本案较佳之负载216执行一电流/电压转换，其使用一等于R1a218a加R1b218b的差动电阻R1和由共模回馈电路228所控制的两电流源I3a220和I3b222。较佳地，在输出端子Voutp212和Voutm214的共模电压是由电流源I3a220和I3b222所控制，其电流源汲入流经共模晶体管T2a106a和T2b106b。较佳地，电流源I3a220和I3b222个别汲入在输出端子Voutp212和Voutm214流经T4a208和T4b210的直流电流组件N×IDC2，其T4a208和T4b210只流过差动电流N×icsa和N×icsb。
横跨R1a218a和R1b218b(其皆等于R1的1/2)的电压降是本案较佳实施例之差动输出电压，且电压输出增益N×R1/R0是由电阻比和电流镜射比所架构。如上所述，本案较佳之增益胞元200可以捕捉在Vinp120a和Vinm120b端子间接收讯号的差异，藉由量测流经R1a218a和R1b218b电阻的电流N×iout。
较佳地，位于R1a218a和R1b218b电阻的节点B 224是一虚拟交流接地端。在该节点B 224的电压等于在输出端子Voutp212和Voutm214的共模电压且可与在电压参考端子Vref226的参考电压比较，其参考电压由用来调整输出节点Voutp212和Voutm214的共模电压之共模回馈电路228所接收。较佳地，该共模电路228将虚拟交流接地节点B 224的电压与一内部参考电压或外部来源产生的电压做比较，并进一步控制电流源I3a220和I3b222来汲入合适的N×IDC2电流。
图3是本案之可用来取代图2之负载216之另一较佳负载300之示意图。较佳地，该替代负载执行一电流/电压转换，其使用差动电阻R1a218a和R1b218b和一由该共模回馈电路228控制的单一电流源I4302。较佳地，该单电流源I4302传导一比图2的电流源I3a220和I3b222之一大两倍的直流电。差动电阻R1×1/2 218a和218b的使用导致在端子Voutp212a和Voutm 214b(N×R1×1/2×IDC2)之直流共模电压的直流电压偏移。此外，电流源I4302的电容不作为在输出端子Voutp212a和Voutm214b的负载电容。因为电流源I4302是耦合到虚拟交流接地节点B 224，电流源I4302的输出阻抗的选择可以改变。最后，应该注意到该共模电压是由该共模回馈电路228、接通在虚拟交流接地节点B 224的共模层、控制由电流源I4302之直流电所汲入的直流电、和考虑流经负载电阻R1×1/2 218a和218b的直流电压偏移所控制。
图4是本案之对于图2的负载216之第三较佳负载400之示意图，其中图2的晶体管T4a208和T4b210(在图4为I5a402a和I5b402b)平行地耦合至定电流源I6a406和I6b408。如图所示，该替代负载400避免汲入流经输出端子Voutp212和Voutm214到接地端118的电流。当然，输出端子Voutp212和Voutm214与接地端118被两个晶体管R1404所隔离。因为这些R1404是平行于其它两个将Voutp212耦合至Voutm214的电阻R2405，在Voutp212和Voutm214间的有效电阻将等于图2之较佳负载216的有效电阻。假如R2远大于R1，电阻R2405的目的是用来接通输出节点的共模电压。此外，本案之第三较佳之负载400可执行一非常低的共模层。在其中一较佳实施例中，可以达到低于约400毫伏的共模层。
图4进一步表示该共模回馈电路228控制两个电流源I6a406和I6b408，其共模回馈电路228也监控在虚拟交流接地节点B 224的共模层。较佳地，电流源I6a406和I6b408提供一有效电流来增加或减少在Voutp212和Voutm214端子的共模层。电流源I6a406和I6b408两者可被设计成拥有非常高的输出阻抗，由于在输出端子Voutp212和Voutm214的共模层和VDD 122之间的差异。因此，小讯号增益没有减少如电流源I6a406和I6b408的寄生(parasitic)输出阻抗一样。
为了改善共模回馈电源的输出阻抗，一串叠晶体管T4c502可以串连到I5a402a且一第二串叠晶体管T4c502可以串连到I5b402b，如图4所示。此外，一串叠晶体管T4c502可以串连在T4a208和Voutp212端子之间而一第二串叠晶体管T4c502可以串连在图2的T4b210和Voutm214端子之间。较佳地，串叠晶体管(其中之一出现在图5)被耦合至T4a208和T4b210的个别汲极。较佳地，与输出共模电压之相同的直流电压加闸电压于该串叠晶体管。当在一整合电路里制造时，晶体管T4c可以有一W和L的比率，其比源极随耦晶体管T1a104a和T1b104b的W和L的比率大上N倍。依上所述，在本案较佳实施例中，串叠晶体管T4c502的汲极节点将与共源晶体管T1a104a和T1b104b的汲极节点将约在相同的电位上。如此，本案较佳之串叠提供非常准确的具有非常高输出阻抗的电流镜射电路。在该共模电源晶体管与讯号路径(signal-path)晶体管T4a208和T4b210之间可以分享该串叠晶体管。
图6表示可以合并至图2、3、4中之本案较佳之数字逻辑之示意图。在这些较佳实施例中，图2的晶体管T4a208和T4b210和图4的电流源I5a402a和I5b402b可以个别的被图6的电路所实施。在这些较佳实施例中，N-1个晶体管T42-T4N被平行耦合至晶体管T41602中。具有N-1个控制线606的数字逻辑604控制这些晶体管的闸极电压，该控制线606藉由一共闸极电压来个别的驱动被挑选的晶体管。为了驱动该晶体管T42-T4N，必须激活每一进行的晶体管。例如，为了打开T34，T42和T41必须先开。当一第二数字控制线被驱动达到一logichigh的时候，T43610的闸将分享T42608和T41602的闸极电压。这个共闸极电压激活T43610。
较佳地，图6的晶体管T42-T4N的每一本质上有相同的宽与长。每一被选的晶体管的连续激活单独或等量增加了T4c502的源极偏压。较佳地，上述实施例是一整合电路的单一部份，虽然匹配的晶体管也可被用在分离的实施例中。较佳地，数字激活(digitally actuated)晶体管的数量定义使用在这些较佳实施例之相乘系数(multiplication factors)或电流镜射比。此外，温度计码(Thermometer Code)较佳地被使用来控制加偏压于闸的开关。
上述的实施例并不限制于温度计码(Thermometer Code)或连续逻辑(sequential logic)。如图7所示，具有”B”位长度之二进制位(Binary Code)和一非连续控制也可以被使用。较佳地，晶体管P1-P*的闸被平行耦合至晶体管T4a208。因为图2使用两个电压随耦电路202和204，一较佳的理想电路被平行耦合至晶体管T4b210。该配置较佳地允许输出电流的结合去偏压P11的源极。当图7出现一2n的乘法器(Multiplier)时，例如2n*(W/L)，许多其它的乘法器包含整数和非整数的乘法器也可以被使用。较佳地，数字逻辑702产生的二进制位激活晶体管P1-P*，其中该数字逻辑702透过分离的控制线耦合至晶体管P1-P*。数字选择(digitally selected)晶体管的激活可以定义本案较佳之电流镜射比。如图所示，该数字逻辑702驱动晶体管B。此外，上述之实施例可以在一整合或分离电路中完成。
较佳地，串叠晶体管T4c502和图6、7的P11704在全部电流镜射的晶体管之间被分享。为了改善电流镜射的准确性，每一电流镜射的晶体管可以被串连到个别的串叠晶体管，其具有一用来调整相关电流镜射晶体管的W/L比的W/L比。在这些本案较佳之实施例，每一串叠晶体管被连到输出节点Vout。
从先前的详细描述，清楚的明白一高频宽增益胞元可以包含两个高频宽电压随耦器电路202和204，其复制输入电压间的差异横越电阻R0106至一差动电压。本案较佳之电压随耦器202和204包含具有嵌进电流回馈回路中的增强互导的源极随耦器104a和104b。跨越R0206的交流电压产生一通过正比于差动输入电压的R0206之交流电iout。本案较佳之电压随耦器202和204维持流经R0206的交流电iout的大小近似于流经晶体管T2a106a和T2b106b的交流电ics的大小。借着使用两个额外装置T4a208和T4b210，可以建立具有比率N□1之电流镜射，使得镜射电流被提供至一输出负载。一较佳负载216包含两DC电源I3a220和I3b222，其为DC组件IDC2减掉流经T4a208和T4b210的电流。假如耦合到端子Voutp212和Voutm214的外部负载阻抗且电源I2a112a和I2b112b的输出阻抗皆为高时，AC电流iout将会流过电阻R1218a和218b。本案较佳之增益胞元200的增益将由两个电阻R0206和R1218a、218b的比和电流镜射比N来架构。
上述实施例可以使用在许多包含重复储存装置、硬盘和其它机电装置的应用。在输入和输出端子的共源电压，使本案之较佳增益胞元能够驱动许多外部负载和电路，如在硬盘读取信道中的电路。因此，该输入和输出共源电压两者能够相同的激活两个增益胞元的一系列耦合而无须额外之用来减少讯号频宽的电路。增强互导电压随耦器之高频宽将不会减弱在高频的输入讯号。此外，当本案较佳之电压随耦器被使用在暂存电阻R0206时，差动输入电压的衰减是少的。此外，上述本案较佳实施例可以在非常低的供应电压下操作，例如在少于或约等于两伏特下(Vdd≤2V DC)。此外，本案较佳之实施例可以完全使用在互补式金氧半导体(CMOS)技术上。
本案得由熟悉技艺之人任施匠思而为诸般修饰，然皆不脱如附申请范围所欲保护者。
权利要求
1.一种电压随耦器，系包含一单端输出；一源极随耦器，其系耦合于该单端输出；以及一电流回馈回路，其系耦合于该单端输出和该源极随耦器，藉由架构该电流回馈回路来得到一使用一共源晶体管的高电流增益。
2.如权利要求第1项所述之电压随耦器，其中该电压随耦器和该电流回馈回路系架构来传导一交流电，其中在激活一负回授的该电流回馈回路中，流经该源极随耦器之该交流电的相位与流经该共源晶体管之该交流电的相位相反。
3.如权利要求第1项所述之电压随耦器，其中该源极随耦器仅架构来传导流经该单端输出之一交流电的小部分。
4.如权利要求第1项所述之电压随耦器更进一步包含一耦合于该源极随耦器之一输入端子，其中该源极随耦器系架构来维持该单端输出在一高于一输入端子电压之定补偿电压，其中该定补偿电压是由该电压随耦器之一门槛电压和流经该源极随耦器之一偏压电流所决定。
5.如权利要求第1项所述之电压随耦器，其中该电流回馈回路包含一串叠电路。
6.如权利要求第5项所述之电压随耦器，其中该串叠电路和该源极随耦器之偏压由一定电流源所提供。
7.如权利要求第1项所述之电压随耦器，其中该电流回馈回路包含一共源电路；一折叠式串叠电路；以及两个电流源；其中该折叠式串叠电路系耦合于该共源电路和该两个电流源。
8.如权利要求第7项所述之电压随耦器，其中该电流源系为固定直流电源且流经该源极随耦器和该共源晶体管的直流电系为相等。
9.如权利要求第7项所述之电压随耦器，其中一闸源和一闸汲电容决定一输入电容，其中因为一电流回馈该闸源电容是小的，而为了避免一在该源极随耦器晶体管的一汲极拥有的低阻抗节点之米勒效应，该闸汲电容是小的。
10.一种缓冲器，其系包含一输出；一源极随耦器电路，其系耦合于该输出；一共源电路，其系耦合于该输出和该源极随耦器电路；一折叠式串叠电路，其系耦合于该共源电路和该源极随耦器电路；以及复数个直流源，其系耦合于该折叠式串叠电路，用以产生一闸极之一高增益电流/电压转换在该共源电路上。
11.如权利要求第10项所述之缓冲器，其中至少一该电流源直接耦合到该源极随耦器电路和该折叠式串叠电路，且包含一串叠电路。
12.如权利要求第11项所述之缓冲器，其中该共源电路、该折叠式串叠电路和该复数个直流电源在一少于约两伏特的供应电压下操作。
13.如权利要求第11项所述之缓冲器，其中至少一该电流源是一汲入电流。
14.如权利要求第11项所述之缓冲器，其中该折叠式串叠电路系耦合于一偏压产生器。
15.一种硬盘读取信道增益胞元，其系包含一第一和第二电流回馈回路；一差动配对，其系包含一第一源极随耦器电路和一第二源极随耦器电路，其中该第一源极随耦器电路系耦合到该第一电流回馈回路且该第二源极随耦器电路系耦合到该第二电流回馈回路；一第一电流镜射电路，其系耦合到该第一源极随耦器电路；一第二电流镜射电路，其系耦合到该第二源极随耦器电路；一负载，其系耦合到该第一和第二电流镜射电路；一共模回馈电路，其系耦合到该负载；以及一定电流源，其系耦合到该第一和第二电流镜射电路以及该共模回馈电路，当共模回馈电路控制时，该定电流源系架构来汲入流经该第一和第二电流镜射电路的镜射电流。
16.如权利要求第15项所述之硬盘读取信道增益胞元，其中每一该第一和第二电流回馈回路包含一第一和第二定电流源和一折叠式串叠电路，其中每一该第一和第二定电流源加偏压于该折叠式串叠电路。
17.如权利要求第16项所述之硬盘读取信道增益胞元，其中每一该第一和第二电流镜射电路包含一共源电路，其系耦合到该第二定电流源和该折叠式串叠电路。
18.如权利要求第15项所述之硬盘读取信道增益胞元进一步包含一第三定电流源，其中每一该第一和第二电流镜射电路的偏压由该第三定电流源个别的提供。
19.如权利要求第15项所述之硬盘读取信道增益胞元进一步包含一第二负载，其系耦合于该差动配对之间。
20.如权利要求第19项所述之硬盘读取信道增益胞元，其中该第一和第二负载包含一电阻性负载。
21.如权利要求第20项所述之硬盘读取信道增益胞元，其中至少一该第一和第二负载是一MOS晶体管或是MOS晶体管在线性区域操作的组合。
22.如权利要求第20项所述之硬盘读取信道增益胞元，其中该第一和第二负载包含一差动负载。
23.如权利要求第15项所述之硬盘读取信道增益胞元，其中该定电流源包含一第一和第二定电流源，其中该第一定电流源系耦合于该第一电流镜射电路，该第二定电流源系耦合于该第二电流镜射电路。
24.如权利要求第15项所述之硬盘读取信道增益胞元，其中该电流镜射比N大于一且由一数字逻辑所控制。
25.如权利要求第23项所述之硬盘读取信道增益胞元，其中该负载包含一互连于一共节点之差动电阻性负载，该共节点系耦合于该共模回馈电路。
26.如权利要求第23项所述之硬盘读取信道增益胞元，其中该定电流源包含一第一和第二定电流源，其中该第一定电流源系平行耦合于该第一电流镜射电路，而该第二定电流源系平行耦合于该第二电流镜射电路。
27.如权利要求第23项所述之硬盘读取信道增益胞元，其中每一该第一和第二电流镜射电路包含一耦合于一电压供应之第三定电流源。
28.如权利要求第26项所述之硬盘读取信道增益胞元，其中该第一和第二电流镜射由该第一和第二电阻个别的接地。
29.如权利要求第28项所述之硬盘读取信道增益胞元进一步包含一第一和第二输出，其中该第一输出透过一差动电阻耦合至第二输出，且由该第一和第二电阻个别的接地。
30.如权利要求第29项所述之硬盘读取信道增益胞元，其中该共模回馈电路系耦合一互连于该差动电阻之共节点。
31.如权利要求第16项所述之硬盘读取信道增益胞元，每一该第一和第二电流镜射电路个别的包含串叠电路。
32.如权利要求第15项所述之硬盘读取信道增益胞元，其中该差动配对、该第一电流镜射电路、该第二电流镜射电路、该共模回馈电路与该定电流源系架构在一小于约两伏特的供应电压下操作。
33.如权利要求第15项所述之硬盘读取信道增益胞元，其中该差动配对、该第一电流镜射电路、该第二电流镜射电路、该共模回馈电路与该定电流源系为CMOS装置。
34.如权利要求第15项所述之硬盘读取信道增益胞元进一步包含一对输出端子和一第二硬盘读取信道增益胞元，其中该输出端子系耦合至该第一和第二电流镜射电路且直接耦合至该第二硬盘读取信道增益胞元。
35.一种硬盘读取信道增益胞元，其系包含一对输出端子；一第一和第二电流回馈电路，其中每一该第一和第二回馈电路包含一第一和第二定电流源和一折叠式串叠电路，且其中每一该第一和第二定电流源加偏压于该折叠式串叠电路；一差动配对包含一第一源极随耦器电路和一第二源极随耦器电路，该第一源极随耦器电路系耦合于该第一电流回馈回路且该第二源极随耦器电路系耦合于该第二电流回馈回路；一第一电流镜射电路，其系耦合于该第一源极随耦器电路，该第一电流镜射电路包含一耦合至输出端子之一的串叠电路；一第二电流镜射电路，其系耦合于该第二源极随耦器电路，该第二电流镜射电路包含一耦合至输出端子之一的串叠电路；一耦合于该第一和第二电流镜射电路之间之差动负载；一耦合至该负载之共模回馈电路；一第三定电流源，其系耦合至该第一和第二电流镜射电路与该共模回馈电路，当共模回馈电路控制时，该第三定电流源系架构来汲入流经该第一和第二电流镜射电路的镜射电流。
全文摘要
一电压缓冲器(buffer)和随耦器(follower)包含一单端(single ended)输出、一源极随耦器和一电流回馈回路。该电流回馈回路耦合于该源极随耦器(source follower)和该单端输出。当两个电压随耦器被使用在一差动架构(differentialconfiguration)时，该电压随耦器可以变成一高频宽增益胞元的一部分。该高频宽增益胞元包含一第一和第二源极随耦器电路，其个别耦合于该第一和第二电流回馈回路。该第一和第二源极随耦器电路进一步个别的耦合于一第一和第二电流镜射(mirror)电路。该第一和第二电流镜射电路耦合于一与一共模(common－mode)回馈回路耦合的负载。该共模回馈回路控制一定电流源，其汲入(sinks)流经该第一和第二电流镜射电路的镜射直流电。
文档编号H03F3/45GK1524340SQ02810667
公开日2004年8月25日 申请日期2002年5月24日 优先权日2001年5月25日
发明者E·巴赫, T·布伦, S·赛勒斯安, S·弗兰克, E 巴赫, 伎, 账拱 申请人:因芬尼昂技术股份公司