专利名称：噪声成形滤波器中抑制限制循环之方法及装置的制作方法
发明所属之技术领域本案系指一种应用于噪声转换的抑制限制循环的方法及装置，特别适用于声音信号处理级之领域。
先前技术当声音信号被读取的取样率实际上高于根据奈奎斯特定律(Nyquist Theorem)所需的取样率时，则必须使用声音信号的过取样技术，藉由此过取样技术和之后的低通滤波技术可使信号/噪声之比率明显增加，取样期间所产生的量化噪声系以一致分布于一频率波段的白噪声(white noise)形式呈现，其中该频率波段之频率上限可由取样频率推导而来。藉由声音信号的过取样，白噪声便可能增加成至明显高于传统声音频率的上限频率；因此，全部噪声强度中的较小部份便可在声音频率波段中被发现，是故，抑制所有高于传统声音频率波段的一低通滤波器便可消除一致分布之量化噪声的较大部份。声音信号的信号/噪声之比率也因为过取样而因此得到明显改善。
所谓的噪声成形滤波器一般包括二或三个串联的滤波器级层，其系以能够进一步改善信号/噪声之比率而为人所熟知，过取样信号在每个级层以不同之倍数加乘后再反馈给前级滤波器级层，因此对于噪声来说可说是被「赋予颜色」；也就是说，低频的噪声强度减少，而高频的噪声强度则增加，藉由顺向的低通滤波器的使用便可以去除高频噪声成份，而如此的噪声转换也对于信号/噪声之比率产生额外的改善。
加在声音信号上的限制循环产生于噪声成形滤波器使用之处，其中也是因为反馈方块的运作。限制循环所引起的干扰声音信号时的谐波成份也会变得可以查觉。
为了要解决这个问题，德国专利DE4408768C1和欧洲专利EP0673114B1提出了一种两级层的噪声成形滤波器，以藉由额外的反馈方块来抑制限制循环，这种反馈方块和两级层的噪声成形滤波器共同形成了一种功能单元。这两个专利所陈述的方法和相关的电路配置因此只能应用于所述的两级层噪声成形滤波器，另外一个缺点则是消除限制循环的逆向电路配置之设计只能应用于数字滤波器。
鉴于上述习知技术中出现的瓶颈，申请人乃经悉心试验与研究，并一本锲而不舍之精神，终发明出本案「噪声成形滤波器中抑制限制循环之方法及装置」。以下为本案之简要说明。
发明内容
本案之目的为提供一种抑制限制循环的装置及方法，并将其与任意的噪声成形滤波器结合应用，特别适用于模拟信号处理。
本案之目的可以藉由申请专利范围第1项所述之抑制限制循环的装置以及申请专利范围第21项所述之噪声转换的抑制限制循环的方法而达到。
本案之抑制限制循环装置具有一用于实现噪声成形之噪声转换滤波器方块。再者，该装置具有一加法器，其中噪声转换滤波器方块的结果信号由该加法器之第一输入端输入，而反馈信号则由该加法器之第二输入端输入，该加法器的输出信号则被反馈至一分压器级，其中该分压器级可将输出信号转换成n位的数字信号和一错误信号。更进一步地，为了达成抑制限制循环的目的，该装置尚具有一反馈方块，该反馈方块可自该错误信号起始而产生反馈信号、并将其反馈至该加法器。
和习知技术比较起来，用于噪声转换的滤波器方块(也就是指实际的噪声成形滤波器)和反馈方块被设计成单独的功能单元，其中反馈方块的工作系产生消除限制循环的反馈信号，将该反馈信号加至噪声成形滤波器的结果信号中会使得由限制循环所引起的干扰信号能有效地被消除，声音信号之噪声也因此而消失。
在本案之技术中，反馈方块系连接于下游滤波器方块，因此，反馈方块能够和任意的数字或模拟滤波器方块一起搭配应用，因此能够在设计噪声成形滤波器方面产生与习知技术相比更大的自由度。
相反地，每个已知的噪声成形滤波器皆系因此而作为一抑制限制循环之单元而不需改变滤波器的功能设计，而为了达成这个目的只需根据本案之技术来调整加法器、反馈方块、以及(如果合适的话)分压器级。单一的反馈方块能够以简单的电路配置方式加以实施、惟只需花费少许金钱。
本案对于将用于噪声转换的滤波器方块以二或三个级层的噪声成形滤波器的方式设计颇有助益，二或三个级层的噪声成形滤波器允许以适当的应用花费所产生的较高频的噪声强度产生有效的重新分布，因此，大部份的噪声成形滤波器具有二或三个滤波器级层。
根据本案之较佳实施例，反馈方块包括用于决定错误信号的正值的一符号转换器及一时间延迟组件，为了消除限制循环，在第一步先决定好错误信号的正值是必要的，错误信号的正值将被储存于该时间延迟组件、且其亦为反馈信号欲进一步加以计算之基础。
较佳者，本案之反馈方块尚包括用于决定错误信号的正值的一符号转换器以及转换函数为1/(z+α)的一滤波器组件，其中α＝2-s，且s为一自然数。在本案之实施例中，简单的时间延迟组件是由具有转换函数为1/(z+α)的一滤波器组件所取代，该滤波器组件之表现能够如同调整后的时间延迟组件一般，将输出以细长之塑形方式反馈至输入。和简单的时间延迟组件相比，藉由这种滤波器组件，限制循环便能被有效抑制。
根据本案的第一个、数字的实施例，用于噪声转换的滤波器方块系为一数字滤波器，而加法器、分压器级、以及反馈方块则系以数字信号处理级层的方式实施。在本案的实施例中，过取样的数字数值序列系完全以数字形式处理，只有在数字信号处理电路的结果数为信号才会被转换成模拟信号，并且，除了为了这个目的而设置的数字/模拟转换器之外，再没有模拟组件的需要了。每一个单独的信号处理级层皆可以这种方式、使用数字技术简单且低成本地实现。
较佳者，本案之完全数字信号处理可用于分压器级之实现，其可以将加法器的输出信号转换成n位的数字信号和一错误信号，为了产生n位的数字信号，只需要利用m+n位的输出信号中有效的n个位。其中更特别的是，当分压器级将错误信号变成一m位的数字错误信号时，加法器的输出信号中剩余无效的m个位会因为此目的被利用，因此，分压器级仅实现位线的分布。
较佳者，本案之符号转换器可决定错误信号量，举例来说，其可藉由加入额外的数个等于0的无效的位而达成。而另一种方法则是，反馈方块的符号转换器可决定错误信号的2的补码。
较佳者，当具有转换函数1/(z+α)之滤波器组件藉由时间延迟组件实现时，时间延迟组件中、移位至s位位置右方之输出信号会从时间延迟组件的输入信号中被减去，而藉由正确的转换器s位位置的正确转换可以被简易地以数字信号处理的方式实现。
根据本案之另一较佳实施例，当反馈方块决定反馈信号时，精密的计算即至少增加一额外的、无效的位，反馈回路的计算精确度能够藉由精确度增加的反馈方块内的相对低反馈值之产生而得到提升，因此，限制循环便能够得到有效抑制，特别是当一般精确度的反馈值再次产生的时候(也就是说不包含额外的无效的位)。
本案于噪声转换中抑制限制循环的装置尚能藉由一数字信号处理器而实现，特别是可以完全在数字信号处理器的运作之中、藉由信号处理步骤的程序设计而实现噪声成形滤波器以及反馈回路。此外，信号处分程序尚能储存于数字信号处理器之中，而藉由数字信号处理器的应用不但构成了本案之最普遍之实施例，亦能由普遍被使用的信号处理器而被低成本地实现。另外，数字信号处理器的使用亦会使得不同的储存程序能够更灵活地重新进行程序设计。
本案于噪声转换中抑制限制循环的装置更能藉由一硬件电路方式而实现，这种实施方式需要用于噪声转换和反馈回路方面的一特别的芯片或一芯片上一特别的功能方块。这可使得完美的信号传输变得可能，此外在特别的状况下跟数字信号处理器比较起来具有更佳的操作表现。
本案之装置更可用于数为声音信号的转换，特别是行动无线接收器，接收到的过取样声音信号藉由噪声成形滤波器而被转换成具有较好的信号/噪声比。本案之用于抑制不需要的限制循环之装置亦能在不干扰声音噪声的情况下使得这些声音信号成为可以被听见。
本案全数字化之实施方式至此已完全陈述完毕，然而，用于抑制限制循环之搭配顺向反馈回路之噪声成形滤波器之概念亦可以很容易地转换成模拟式的噪声成形滤波器。
因此，用于噪声转换的滤波器方块亦可为一模拟滤波器，并且加法器及反馈方块也可以由模拟信号处理级层来实现。本案滤波器结构之分解成滤波器方块、顺向加法器、以及反馈方块，便能因此被归纳为任意的模拟滤波器，本案之应用范围也因此并不单单局限于数字信号处理，意即亦可用于模拟信号处理。
较佳者，分压器级亦具有复数个用以产生n位数字信号的比较器，其中，输入的模拟信号与不同的门槛值作比较，藉由判断输入信号系大于或小于每个参考信号而决定数字信号的特定位是否被设定，而分压器级产生的数字信号皆系构成噪声转换的结果信号，否则便使用模拟技术加以终结。这种数字信号亦能藉由数字/模拟转换器而转换成模拟结果信号。
较佳者，错误信号系由加法器之模拟输出信号以及数字信号而产生的模拟错误信号，其系被反转换成位于分压器级所输出的n位模拟信号，模拟错误信号系作为计算反馈值的起始点，模拟错误信号代表将加法器的模拟输出信号转换成分压器级所产生的n位的数字信号时所发生的错误。一旦分压器级的数字输出信号被反转换成模拟信号，则加法器的输出信号和分压器级输出的量化信号皆会以模拟信号的形式产生，接着模拟信号便能藉由减去两个模拟值而获得。
根据本案之较佳实施例，加法器可以藉由一运算放大器来实现，在此情形下，加入的模拟信号会被反馈至运算放大器的适当输入端。
为了获得模拟错误信号的正值，符号转换器可以藉由一整流器来实现。
根据本案之较佳实施例，模拟信号处理级层可以藉由使得开关电容技术来实现，藉由开关电容的传导电荷使得信号流得以具体实施，开关电容技术目前正是模拟集成电路最普遍使用之技术。
本案之装置系用于模拟信号的数字式记录，本案之模拟式实施例系特别用于噪声转换刚开始时的模拟信号产生，在此情形下模拟信号系先被反馈至模拟噪声成形滤波器。根据本案之构想，系由连接于下游滤波器的加法器以及模拟反馈方块来抑制于噪声转换期间所产生无用的限制循环。因此而能改善模拟信号的数字式记录品质。
本案于噪声转换中抑制限制循环的方法中，藉由用于噪声转换的滤波器方块可于第一步先针对输入信号进行滤波，因此，反馈信号便会被加至滤波器方块的结果信号中，第二步，加法器的输出信号便会被转换成一n位的数字信号以及一错误信号，反馈信号会在下一步于错误信号中产生。
本案于噪声转换中抑制限制循环的方法尚能运用至任意滤波器方块的结果信号中，且对于每个滤波器方块的应用来说都是独立的。本案于噪声转换中抑制限制循环的方法于此可运用至任意滤波器方块的结果信号并因此简化了噪声成形滤波器的设计。
本案得藉由下列图式及详细说明，俾得一更深入之了解图式简单说明
图1(A)本案第一较佳实施例之方决图，其中藉由数字信号处理技术以实行不同的信号处理；图1(B)使用数字信号处理技术以实行反馈方块之方块图；图2(A)不含本案之非线性滤波器方块之图1(A)的数字滤波器之固定输入信号在噪声成形滤波器上所产生的输出信号频谱图(连续线)；图2(B)包含本案之非线性滤波器方块之图1(A)的数字滤波器之固定输入信号在噪声成形滤波器上所产生的输出信号频谱图(连续线)；图3本案第二较佳实施例之方块图，其中藉由模拟电路技术以建构滤波器方块、加法器、以及反馈方块；图4(A)不含本案之非线性滤波器方块之图3的数字滤波器之固定输入信号在噪声成形滤波器上所产生的输出信号频谱图(连续线)；以及图4(B)包含本案之非线性滤波器方块之图3的数字滤波器之固定输入信号在噪声成形滤波器上所产生的输出信号频谱图(连续线)。
本案图式中所包含之各组件列示如下1太阳能发电系统实施方式请参阅图1(A)及(B)，其为本案第一较佳实施例，其中完全是以数字技术实行每个信号处理级层，图1(A)左上角的数字输入信号x被反馈至噪声转换的滤波器方块1，输入信号x系为一过取样数字输入信号，其系包括一个23位长度的字符串序列，输入信号亦可以为一过取样声音信号，其中取样率举例来说可为4MHz，而置入于实际有用信号中的系为一具有一致性的频谱分布的量化噪声(白噪声)。
滤波器方块1系为一三级的噪声成形滤波器，其具有三个串联的滤波器级层，除了输入信号x之外，滤波器方块1亦接收数字信号y的反馈，其中数字信号y系位于电路之输出端并包含输出信号的n个有效的位。
乘法器2将输入信号x乘上滤波器系数a并将其反馈至加法器3，反馈信号y在乘法器4中被滤波器系数a相乘后；结果信号ay便以负值的方式被反馈至加法器3，加法器3的输出端连接至积分器5，其中积分器5之转换函数系为1/(z-1)。
加法器3、乘法器2和4、以及积分器5共同组成三级噪声成形滤波器中的第一滤波器级层。
第二滤波器级层包括加法器6、乘法器7、以及积分器8。积分器5的输出信号以正值的方式被反馈至加法器6，此外，反馈信号y与滤波器系数b相乘之后再以负值的方式被反馈至加法器6，加法器6的输出端连接至积分器8。
第三滤波器级层包括加法器9、乘法器10、以及积分器11。与滤波器系数c相乘的信号y在加法器9中被从积分器8的输出信号中减去之后；相减的结果被反馈至积分器11。
滤波器方块的结果信号yQ在积分器11的输出端被指定，举例来说，信号yQ系以m+n位长度的字符串来表示，其中m＝7而n＝5。而产生自反馈方块13的m位长度的反馈信号yFB则被加入至加法器12的结果信号yQ中，而信号xQ则是位于加法器12的输出端，其中xQ＝yQ+yFB。包括m+n位的输出信号xQ被反馈至除法器14，其中除法器14可将信号xQ分成数字信号y和错误信号ye，而数字信号y包括信号xQ的n个有效的位，错误信号ye包括信号xQ的m个无效的位。
数字信号y一方面被反馈至滤波器方块1，另一方面则被反馈至数字/模拟转换器15，其中数字/模拟转换器15能够将数字信号y转换成模拟信号yD/A。
藉由噪声转换的滤波器方块1可将原始一致性分布的量化噪声朝较高频的方向取代，在这种情形下，模拟结果信号yD/A不再具有一致性的噪声强度分配；而是一种较高频、非比例性的高噪声强度。因此，噪声强度中的大部份皆可被信号yD/A的低通滤波消除。
包含信号xQ的无效的m位的错误信号ye系用以作为计算反馈信号yFB的起始点，为了达成这个目的，错误信号ye系被反馈至反馈方块13，其中反馈方块13系包括符号转换器16以及滤波器组件17，符号转换器16系用以决定错误信号ye的正值，而藉由产生错误信号ye的量度|ye|可以达成这个目的。举例来说，可以使用一个有效的等于0的信号位对m位的信号ye加以补充位形态，另一种方法则是，可以决定错误信号ye的2的补码。完全由所使用的数字形式决定，亦可以因此而使用一个额外的、无效的位对m位的错误信号加以补充位形态。
错误信号ye的正值系被反馈至滤波器组件17，该滤波器组件17的转换函数可表为1/(z+α)，其中α＝2-s，且s为一自然数。被反馈至加法器12的反馈信号yFB可于滤波器组件17的输出端被指定。
图1(B)为反馈方块13之细部方块图，其中m位的错误信号ye被反馈至符号转换器16，而错误信号ye的2的补码的量度系于符号转换器16中形成，错误信号的正值系以m+1的位长度产生于符号转换器16的输出端；这个信号连接于加法器18的一输入端。加法器18的每一个输出都被储存于时间延迟组件19，而反馈信号yFB则在时间延迟组件19的输出端被指定。
再者，位于时间延迟组件19之输出端上的信号更被反馈至正确的转换器20，其中该正确的转换器20系用以实施s位位置的位形态之正确转换，其系相应于反馈信号yFB与因子2-s的相乘。纯就经验来说s＝6和7会有较好的结果。s位位置的位形态之正确转换可以加法器18的第二输出的负值来表示，其中加法器18最好系为一饱合加法器。
因此，反馈信号yFB中作为每个情况中加乘因子2-s用的前导值，从正值的错误信号中减去之后，便可获得反馈信号yFB的现值，以下式表示yFB(t)＝|ye(t-1)|-2-s·yFB(t-1)其中yFB(t-1)代表前导值，而yFB(t)代表反馈信号的现值。当进行该计算时，较好的方法是于反馈方块13中(也就是加法器18、时间延迟组件19、以及正确的转换器20之内)计算至多一位无效之位，这代表于方块中需计算至至少m+1个位，然而该额外的无效的位在反馈信号yFB中并不会被计算，再者，在本案之方法中整个反馈范围中的每个有效的位在运作时皆不会发生溢位。另外，加法器18、时间延迟组件19、以及正确的转换器20皆以合作的方式在滤波器组件中运作，其中转换函数可表为1/(z+α)，而α＝2-s，且s为一自然数。
不含非线性反馈方块之噪声成形滤波器之输出信号y的频谱图如图2(A)所示，其中输入信号x恒为常数。横轴为频率(Hz)，而纵轴为以分贝表示的信号强度。而包含非线性反馈方块13之对应频谱图如图2(B)所示，同样地，噪声成形滤波器之输出信号y的频谱图在输入信号x为常数的情形下亦为一连续线。然而，频谱图之趋势系以折线绘制。
比较图2(A)和(B)之频谱后可知，图2(A)中频谱的调和成份已藉由反馈方块13而有效抑制，很明显的，非线性反馈方块因此可以说具有消除滤波器方块1所产生的限制循环。
图3系为本案第二较佳实施例之方块图，其中藉由模拟电路技术以建构滤波器方块、加法器、以及反馈方块。模拟输入信号xa系位于模拟滤波器方块21的输入端，而模拟滤波器方块21系以一二级的噪声成形滤波器所建构。模拟乘法器将输入信号xa与滤波器系数a相乘，所得结果以模拟加法器23的第一输入之正值表示，而被反馈的结果信号24在模拟乘法器25中与滤波器系数b相乘后，所得结果以加法器23的第二输入之负值表示。其中模拟加法器23系可为一运算放大器。
加法器23的输出信号被送至积分器26，其中积分器26之输出系连接于加法器27的输出端，被反馈的结果信号24系以加法器27的第二输入的负值所表示，乘法器28将加法器27的输出信号与滤波器系数c相乘之后乘法器28的输出信号便于积分器29中被积分，而滤波器方块21的模拟结果信号yQ，a系于积分器29的输出端被指定。
模拟反馈信号yFB，a被送至加法器30与信号yQ，a相加以获得模拟信号xQ，a，信号xQ，a于放大组件32中被加乘倍数G1以获得模拟信号ya，模拟信号ya再于分压器级33中被转换成n位的数字信号yA/D，而n可以等于4。分压器级33系由复数个比较器所建构，而每一级层皆需将模拟输入信号ya与不同的门槛值作比较。代表数字信号yA/D的n位线便依照比较的结果以决定设为”0”或”1”。
代表产生于模拟/数字转换期间的错误量的模拟错误信号ye，a系用以作为计算模拟反馈信号yFB，a的起始点，错误信号ye，a可藉由n位的模拟信号ya与数字信号yA/D之间的差额获得。为了达成这个目的，数字信号yA/D必须先被反转换成模拟信号yD/A，而这可藉由数字/模拟转换器34来达成，其中模拟信号yD/A产生于数字/模拟转换器34的输出端，这个信号再接着于乘法器35中与系数1/G1相乘以得到反馈结果信号24。再者，模拟信号yD/A已负值的方式被反馈至模拟加法器36，加法器36便藉由计算模拟信号ya和yD/A的差值以获得模拟错误信号ye，a，如下式所述ye，a＝ya-yD/A模拟错误信号ye，a藉由模拟反馈方块31被转换成模拟反馈信号yFB，a，为了达成这个目的，错误信号|ye，a|的绝对值先由符号转换器37产生，其中符号转换器37可为一模拟整流器，信号|ye，a|便接着由转换函数为1/(z+α)的滤波器组件进行滤波，转换函数1/(z+α)系以z平面作基准，滤波器参数α可设为2-6，而模拟反馈方块31的反馈信号yFB，a在产生于滤波器组件38的输出端之后，接着便被送至与信号ye，a相加。
非线性反馈方块系以硬件的方式设于前述之噪声成形结构中，很明显地，此处不易藉由开关电容电路技术来实现模拟信号的处理。
n位的数字信号yA/D系为滤波器电路的结果信号，由图4(A)及(B)明显看出藉由模拟反馈方块31可有效抑制限制循环以及调和成份。
图4(A)显示不含非线性滤波器方块之噪声成形滤波器的输出信号y的频谱系为一条连续线，恒固定的频率2MHz的叠加正弦信号被用作为输入信号xa，横轴为频率(Hz)，而纵轴为以分贝表示的信号强度。
相对于图4(A)，图4(B)系为应用本案之模拟反馈方块所得之结果信号的频谱图，恒固定的频率2MHz的叠加正弦信号被用作为输入信号xa，图4(B)中频谱之趋势系以折线绘制，由其中可看出由限制循环产生的调和干扰明显减少，尤其是105～107Hz之间的高频区域。
以上所述者，皆仅为本发明之较佳实施例而已，并非用来限定本发明实施之范围。即凡依本发明之申请专利范围由熟悉本案背景技艺之人士任施匠思而为诸般修饰，皆不脱如附申请专利范围所欲保护者，而为本发明专利范围所涵盖。
权利要求
1.一种用于噪声转换之抑制限制循环之装置，包括一滤波器方块(1，21)，其系用于噪声转换；一加法器(12，30)，其第一输入端呈现该滤波器方块之结果信号(yQ，yQ，a)以供噪声转换，其第二输入端呈现一反馈信号(yFB，yFB，a)，其输出信号被反馈至一分压器级(14，33)；一分压器级(14，33)，其系用以将该加法器之输出信号(xQ，xQ，a)转换成n位的一数字信号(y，yA/D)以及一错误信号(ye，ye，a)；以及一反馈方块(13，31)，其系用以产生该反馈信号(yFB，yFB，a)，且该反馈方块(13，31)起始于将该错误信号(ye，ye，a)而反馈至该加法器(12，30)。
2.如申请专利范围第1项所述之装置，其中供噪声转换之该滤波器方块(1，21)系为一二级或三级之噪声成形滤波器。
3.如申请专利范围第1或2项所述之装置，其中该反馈方块(13，31)包括一符号转换器(16，37)以及一时间延迟组件(19)，其中该符号转换器(16，37)系用以决定该错误信号(ye，ye，a)之正值。
4.如前述申请专利范围所所述之装置，其中该反馈方块(13，31)包括一符号转换器(16，37)及一滤波器组件(17，38)，该符号转换器(16，37)系用以决定该错误信号(ye，ye，a)之正值，且该滤波器组件(17，38)具有一转换函数1/(z+α)，而α＝2-s，且s为一自然数。
5.如前述申请专利范围任一项所述之装置，其中供噪声转换之该滤波器方块(1)系为一数字滤波器，且该加法器(12)、该分压器级(14)、以及该反馈方块(13)皆系以数字信号处理级实施。
6.如申请专利范围第5项所述之装置，其中该分压器级(14)系用以将该错误信号(ye)转换成一m位的数字错误信号。
7.如申请专利范围第5或6项所述之装置，其中该反馈方块(13)之该符号转换器(16)系用以决定该错误信号(ye)之强度。
8.如申请专利范围第5或6项所述之装置，其中该反馈方块(13)之该符号转换器(16)系用以决定该错误信号(ye)之2的补码。
9.如申请专利范围第5至8任一项所述之装置，其中具有转换函数1/(z+α)之该滤波器组件(17)系藉由时间延迟组件(19)而实施，其中α＝2-s，且s为一自然数，而时间延迟组件(19)中、移位至s位位置右方之输出信号于各情况皆会从该时间延迟组件的输入信号中被减去。
10.如申请专利范围第5至9任一项所述之装置，其中当反馈信号(yFB)于反馈方块13中被决定时，计算之准确度至少增加另一较少有效位。
11.如申请专利范围第5至10任一项所述之装置，皆系以一数字信号处理器而实施。
12.如申请专利范围第5至10任一项所述之装置，皆系以一硬件电路方式而实施。
13.如申请专利范围第5至12任一项所述之装置，皆系用以转换数字声音信号，特别是行动无线接收器。
14.如申请专利范围第1至4任一项所述之装置，其中供噪声转换之该滤波器方块(21)系为一模拟滤波器，且该加法器(30)以及该反馈方块(31)皆系以模拟信号处理级实施。
15.如申请专利范围第14项所述之装置，其中该分压器级(33)包括设于起始点之一模拟/数字转换器，用以产生n位的数字信号(yA/D)。
16.如申请专利范围第14或15项所述之装置，其中该错误信号(ye，a)系为产生自加法器(30)之模拟输出信号(xQ，a)的一模拟错误信号，以及产生自分压器级(33)的n位、被反转换成一模拟信号(yD/A)的该数字信号(yA/D)。
17.如申请专利范围第14至16任一项所述之装置，其中该加法器(30)系以一运算放大器之方式实施。
18.如申请专利范围第14至17任一项所述之装置，其中该符号转换器(37)系以一整流器之方式实施。
19.如申请专利范围第14至18任一项所述之装置，其中该模拟信号处理级系使用开关电容技术实施。
20.如申请专利范围第14至19任一项所述之装置，系用于模拟信号的数字式记录。
21.一种用于噪声转换之抑制限制循环之方法，包括下列步骤(a)藉由一供噪声转换之滤波器方块(1，21)对输入信号(x，xa)进行滤波；(b)将一反馈信号(yFB，yFB，a)加至该滤波器方块(1，21)的结果信号(yQ，yQ，a)供噪声转换之；(c)将相加结果的输出信号(xQ，xQ，a)转换成一n位的数字信号(y，yA/D)及一错误信号(ye，ye，a)；以及(d)自该错误信号(ye，ye，a)产生该反馈信号(yFB，yFB，a)。
22.如申请专利范围第21项所述之方法，其中该错误信号(ye，ye，a)之正值系被决定并储存于一时间延迟组件(19)，以产生该反馈信号(yFB，yFB，a)。
23.如申请专利范围第21或22项所述之方法，其中该错误信号(ye，ye，a)之正值系被决定并经由一滤波器特性为1/(z+α)之滤波器组件(17)进行滤波，以产生该反馈信号(yFB，yFB，a)，其中α＝2-s，且s为一自然数。
24.如申请专利范围第21至23任一项所述之方法，其中步骤(a)至步骤(d)系以数字处理级之方式实施。
25.如申请专利范围第24项所述之方法，其中该加法之输出信号(xQ)系被转换成n位的一数字信号(y)以及一m位的一数字错误信号(ye)。
26.如申请专利范围第24或25项所述之方法，其中该错误信号(ye)之正值系被决定并经由一滤波器特性为1/(z+α)之滤波器组件(17)进行滤波，以产生该反馈信号(yFB)，其中滤波器组件系以一时间延迟组件(19)之方式而实施，且α＝2-s，s为一自然数，而时间延迟组件中、移位至s位位置右方之输出信号会从时间延迟组件的输入信号中被减去。
27.如申请专利范围第21至23任一项所述之方法，其中步骤(a)、步骤(b)、以及步骤(d)系以模拟处理级之方式实施。
28.如申请专利范围第27项所述之方法，其中该加法中输出信号(xQ，a)系以一模拟/数字转换方式实施，用以将该加法中输出信号(xQ，a)转换成一n位的数字信号(yA/D)。
29.如申请专利范围第27或28项所述之方法，其中该错误信号(ye，a)系为产生自该加法中模拟输出信号(xQ，a)的一模拟错误信号，以及产生自n位、被反转换成一模拟信号(yD/A)的该数字信号(yA/D)。
全文摘要
由限制循环所引起的谐波干扰源自用于噪声转换之滤波器信号的产生，本案系指一种连接于下游实际滤波器(1)的反馈回路(13)，藉由此回路可以有效地抑制限制循环，另外，加入至滤波器方块(1)之输出信号的反馈信号y
文档编号H03M7/36GK1511378SQ02810398
公开日2004年7月7日 申请日期2002年4月17日 优先权日2001年5月22日
发明者B·皮尔格拉姆, B 皮尔格拉姆 申请人:因芬尼昂技术股份公司