专利名称：提供多个工作电压的半导体器件卡的制作方法
技术领域：
本发明一般地涉及诸如存储卡的半导体器件卡，具体涉及能够向在半导体器件卡上的半导体器件提供多个工作电压的任何一个的半导体器件卡。
背景技术：
本发明被说明用于存储卡。但是，本发明可以一般用于任何类型的半导体器件卡。
图1示出了现有技术的存储卡102，用于在存储器104和主机106之间传输数据。存储卡102被插入到向存储卡102提供主机电压的主机106中。来自主机106的主机电压耦接到存储器控制器108和存储器104。以这种方式，存储卡102的这样的部件104和108从主机106获得电源来用于操作。
在现有技术中，当存储器104的工作电压与来自主机106的主机电压基本上相同时，存储器104正确地工作。例如，主机106和存储器104都以3.3伏特的工作电压操作。
不幸，提供与存储器104的工作电压不同的主机电压的主机不能使用现有技术的存储卡102。因此，在现有技术中，当存储器104具有与主机电压基本上相同的工作电压时，主机106使用存储卡102正确地操作。相反，当提供与存储器104的工作电压基本上相同的主机电压的主机106与存储器104连接时存储器104正确地操作。
近来，存储器104被设计使用诸如1.8伏特的较低工作电压，用于最小化功耗。但是，具有降低的工作电压的这样的存储器104与提供较高主机电压的主机106一起将会不正确地操作。
Mizuta的美国专利第5,828,892号(以下称为“Mizuta”)公开了一种存储卡11，它具有电源电压控制电路12，用于向I/O(输入/输出缓冲器)13和DRAM(动态随机存取存储器)装置14提供期望的工作电压，如图2所示。电压控制电路12即使当主机电压Vcc较高(诸如5.0伏特)时也提供期望的工作电压(诸如3.3伏特)。
图3示出了在Mizuta中公开的电压控制电路12的实现方式。主机电压在输入28被接收，所述输入28耦接到第一窗口比较器21和第二窗口比较器24。如果主机电压在诸如4.5伏特到5.5伏特的值的第一范围内，则第一窗口比较器21接通第一MOSFET22。如果主机电压在诸如3.0伏特到3.6伏特的值的第二范围内则第二窗口比较器24接通第二MOSFET25。
被接通的第一MOSFET22将主机电压耦接到DC-DC转换器23，DC-DC转换器23将在所述值的第一范围内的主机电压向下转换为DRAM14的工作电压(诸如3.3伏特)。在输出端29产生诸如逐步降低的工作电压。被接通的第二MOSFET25简单地将在所述值的第二范围中的主机电压耦接到输出端29来作为DRAM14的工作电压。
因此，电压控制电路12提供低于或等于主机电压的工作电压。随后，利用提供大于或等于DRAM14的工作电压的主机电压的不同类型的主机可以使用存储卡12。
Mizuta的存储卡11接纳不同的主机电压以使用不同类型的主机来操作。但是，当DC-DC转换器23被固定用于转换到预定的工作电压时，Mizuta的存储卡11接纳存储器14的预定工作电压。随着技术的进步，存储器14的工作电压可以越来越降低。因此，在存储卡内的存储器可以具有各种工作电压之一。但是，Mizuta的存储卡11不接纳存储器14的不同工作电压。
因此，期望有能够容易地适配于存储器的不同工作电压的存储卡。
发明内容
因此，在本发明的一个实施例中的诸如存储卡的半导体器件具有用于接纳在卡上的半导体器件的不同工作电压的机制。
在本发明的一个实施例中，半导体器件卡包括半导体器件、工作电压指示器和工作电压产生器。工作电压指示器被设置来指示对应于半导体器件的工作电压的期望电平。工作电压产生器产生具有所述期望电平的工作电压并且被耦接到半导体器件。
在本发明的一个示例实施例中，半导体器件是用于作为存储卡的半导体器件的存储器。在这种情况下，半导体器件卡包括具有工作电压产生器的存储器控制器。
存储器控制器包括数据处理装置、主机接口和存储器接口。数据处理装置控制在主机和存储器之间的数据传输。主机接口将所述数据处理装置连接到主机，并且存储器接口将所述数据处理装置连接到存储器。主机电压被施加到主机接口、数据处理装置和存储器接口。工作电压被施加到存储器接口和存储器。
在本发明的另一个实施例中，工作电压产生器从主机电压产生工作电压。
在本发明的另一个实施例中，工作电压产生器包括反馈路径，用于将工作电压基本上保持在所述期望的电平。例如，所述反馈路径包括输出节点，在其上产生所述工作电压。在主机电压和输出节点之间耦接一个开关。比较器比较所述工作电压和期望的电平以当所述工作电压不等于所述期望电平时接通所述开关，以对输出节点进行充电/放电。参考电压产生器产生具有期望电平的目标电压并且被耦接到所述比较器。
在本发明的另一个实施例中，电压产生器包括多个参考电压产生器，每个产生相应的目标电压。在这种情况下，工作电压指示器包括多路选择器，用于将具有期望电平的选择的目标电压从参考电压产生器之一耦接到比较器。
工作电压指示器还包括耦接到所述多路选择器的至少一个选择引脚，并且每个选择引脚的相应的逻辑状态被设置来指示所选择的目标电压。或者，所述工作电压指示器还包括至少一个耦接到多路选择器的保护电路，并且所述保护电路的每个输出的相应逻辑状态被设置来指示所选择的目标电压。
在本发明的另一个实施例中，所述工作电压指示器包括电压选择解码器，它通过比较主机电压和工作电压来判断电压上升信号、电压下降信号和电压通过信号之一。当电压上升信号被判断来指示工作电压的期望电平大于主机电压时，第一电压产生器产生从主机电压上升的工作电压。当电压通过信号被判断来指示工作电压的期望电平基本上等于主机电压时，第二电压产生器产生如主机电压的工作电压。当电压下降信号被判断来指示工作电压的期望电平小于主机电压时，第三电压产生器产生从主机电压下降的工作电压。
在本发明的另一个实施例中，所述工作电压指示器包括可变电阻块，所述可变电阻块耦接到输出节点并具有多个具有可变耦接的金属线，用于调节在输出节点的工作电压。
以这种方式，所述工作电压产生器产生具有期望电平的工作电压，所述期望电平大于、小于或基本上等于主机电压。因此，半导体器件卡能够容易地被适配来接纳半导体器件的不同工作电压。
通过考虑与附图一起提供的本发明的下面的详细说明，将更好地明白本发明的这些和其他特性和优点。
图1示出了按照现有技术的与主机连接的存储卡的方框图；图2示出了按照现有技术的用于接纳不同主机电压的存储卡的方框图；图3示出了按照现有技术的图2的电压控制电路的方框图；图4示出了按照本发明的一个实施例的、能够被适配来接纳存储器的不同工作电压的存储卡的方框图；图5示出了按照本发明的一个实施例的、图4的电压调节器的部件；图6示出了按照本发明的一个实施例的、具有用于接纳存储器的两个可能工作电压的部件的图4的替代电压调节器；图7示出了按照本发明的一个实施例的、具有用于接纳存储器的四个可能工作电压的部件的图4的替代电压调节器；图8图解了按照本发明的一个实施例的选择引脚，它们每个具有被设置来指示在图7中的工作电压的期望电平的相应逻辑状态；图9图解了按照本发明的另一个实施例的保护电路，它们每个具有一个输出，所述输出具有被设置来指示在图7中的工作电压的期望电平的相应逻辑状态；图10图解了按照本发明的一个实施例的、具有用于提供可调节的工作电压的可变电阻块的图4的电压调节器；图11图解了按照本发明的另一个实施例的、用于产生大于、基本上等于或小于主机电压的工作电压的图4的电压调节器。
在此所指的附图被绘制来用于清楚地说明，不必按照比例绘制。在图1、2、3、4、5、6、7、8、9、10和11中具有相同附图标号的元件指示具有类似结构和功能的元件。
具体实施例方式
本发明被说明用于存储卡。但是，本发明可以一般地用于任何类型的半导体器件卡。
参见图4，本发明的一个实施例的半导体卡202在半导体器件204和主机206之间的传输数据。在本发明的一个实施例中，半导体器件204是非易失性存储器，诸如快闪存储器、EEPROM(电可擦除可编程只读存储器)、PRAM(相变随机存取存储器)、MRAM(磁随机存取存储器)或FRAM(铁电随机存取存储器)。
在存储器204是快闪存储器的情况下，存储卡202被称为“闪卡”。这样的闪卡有多种类型，诸如依赖于制造商或应用的MMC(多媒体卡)、SD(安全装置)、CF(接触快闪contact flash)或存储棒。
特别有利地使用存储卡202的主机206可以是诸如MP3播放器、便携式摄像录音一体机、数字摄像机、PDA(个人数字助理)和移动产品之类的通用便携装置。但是，当半导体卡202用于任何类型的半导体器件204和任何类型的主机206时，可以实践本发明。
进一步参见图4，存储卡202包括存储器控制器208，存储器控制器208包括电压调节器210、主机接口212、数据处理装置214和存储器接口216。主机接口212将存储器控制器208连接到主机206，并且存储器接口216将存储器控制器208连接到存储器204。数据处理装置214控制接口212和216的操作以用于在存储器204和主机206之间的数据传输。
在本发明的一个实施例中，电压调节器210从主机206接收主机电压，并且产生耦接到存储器204和存储器接口216的工作电压。在本发明的一个实施例中，主机电压耦接到主机接口212、数据处理装置214和存储器接口216。
参见图4和5，在本发明的一个实施例中，电压调节器210是工作电压产生器。在图5中，电压调节器210包括参考电压产生器220，用于产生耦接到比较器222的负输入的目标电压。比较器222的输出耦接到PMOSFET224的栅极，所述PMOSFET224具有耦接到来自主机206的主机电压的源极。
PMOSFET224的漏极经由反馈路径226耦接到比较器222的正输入。PMOSFET224的漏极形成输出节点228，在其上产生工作电压。在本发明的一个实施例中，去耦合电容器230被耦接在输出节点228和低电压源VSS之间，所述低电压源VSS是主机206的地节点。
在图5的电压调节器的操作期间，参考电压产生器220产生目标电压，它具有要在输出节点228产生的工作电压的期望电平(诸如1.8伏特)。在输出节点228产生的工作电压的电平与来自参考电压产生器220的目标电压相比较。
在通电时，如果工作电压的电平小于所述目标电压，则PMOSFET224被比较器222的负输出接通以充电输出节点228而提高工作电压。当在输出节点228的工作电压达到目标电压时，比较器222的正输出关断PMOSFET224。
以这种方式，反馈路径226将在输出节点228的工作电压保持为基本上等于来自参考电压产生器220的目标电压。因此，对于大于其工作电压的期望电平的任何主机电压，被提供到存储器204的工作电压具有期望电平(诸如在图5中的3.3伏特)。
图6示出了电压调节器210的一个替代实施例，它包括工作电压指示器240和工作电压产生器242。工作电压指示器240包括第一参考电压产生器244，用于产生具有第一电平(诸如2.7伏特)的第一目标电压。工作电压指示器240包括第二参考电压产生器246，用于产生具有第二电平(诸如1.8伏特)的第二目标电压。
工作电压指示器240还包括多路选择器248，它输入来自第一和第二参考电压产生器244和246的目标电压。选择信号SEL被输入到多路选择器，所述多路选择器选择来自第一和第二参考电压产生器244和246的目标电压之一来作为与比较器222的负输入耦接的被选择的目标电压。
图6的工作电压产生器242与图5的类似地操作，以在输出节点228产生具有来自多路选择器248的选择的目标电压的期望电平的工作电压。以这种方式，图6的工作电压指示器240允许在存储器204的工作电压中的灵活性。使用这样的工作电压指示器240，由存储器204使用的工作电压的期望电平可以在来自参考电压产生器244和246的两个目标电压之间改变。
图7示出了具有类似于图6的工作电压产生器242的电压调节器210的另一个实施例。图7的工作电压指示器250分别包括第一、第二、第三和第四参考电压产生器252、254、256和258。参考电压产生器252、254、256和258的每个产生相应的目标电压，分别诸如5.0伏特、3.3伏特、2.7伏特和1.8伏特。
来自参考电压产生器252、254、256和258的这样的目标电压被多路选择器260输入，多路选择器260选择这样的目标电压之一来作为耦接到比较器222的负输入的选择的目标电压。多路选择器260根据两个选择信号SEL1和SEL2的每个的相应逻辑状态来选择来自参考电压产生器252、254、256和258的目标电压之一。
图7的工作电压产生器242与图6的类似地操作，以在输出节点228产生具有来自多路选择器260的选择的目标电压的期望电平的工作电压。以这种方式，图7的工作电压指示器250允许在存储器204的工作电压中的灵活性。使用这样的工作电压指示器250，由存储器204使用的工作电压的期望电平可以在来自参考电压产生器252、254、256和258的四个目标电压之间改变。
图8图解了用于设置在图7中的选择信号SEL1和SEL2的每个的相应逻辑状态的示例机制。参见图8，存储卡202包括存储器控制器208的第一IC(集成电路)封装体，并且包括存储器204的第二IC封装体。存储卡202包括多个接触焊盘，诸如耦接到主机电压VDD的第一接触垫262和耦接到主机地VSS的第二接触焊盘264。
耦接到第一接触焊盘262的主机电压线266和耦接到第二接触垫264的主机地线268环绕形成在存储器控制器208周围。存储器控制器208的第一引脚272具有被施加到其上的第一选择信号SEL1，并且耦接到主机电压线266和主机地线268之一。如果第一引脚272耦接到主机电压线266，则第一选择信号SEL1具有逻辑高状态。如果第一引脚272耦接到主机地线268，则第一选择信号SEL1具有逻辑低状态。
类似地，存储器控制器208的第二引脚274具有被施加到其上的第二选择信号SEL2，并且耦接到主机电压线266和主机地线268之一。如果第二引脚274耦接到主机电压线266，则第二选择信号SEL2具有逻辑高状态。如果第二引脚274耦接到主机地线268，则第二选择信号SEL2具有逻辑低状态。
参见图7和8，在存储卡202的制造期间，第一和第二引脚272和274每个耦接到线266和268之一，以便多路选择器260选择对应于存储器204的工作电压的期望电平的、来自参考电压产生器252、254、256和258的四个目标电压之一。以这种方式，第一和第二引脚272和274被设置具有各自的逻辑状态来作为用于指示存储器204的工作电压的期望电平的工作电压指示器250的一部分。
进一步参见图8，在输出节点228上产生的工作电压被施加到与存储器204的工作电压引脚278耦接的存储器控制器208的第三引脚276上。在本发明的一个实施例中，存储器204的地引脚280耦接到主机地线268，以便在工作电压引脚278上的工作电压是相对于主机地VSS的。
参见图6和8，仅仅诸如存储器控制器208的第一引脚272的一个引脚可以用于使得多路选择器248的选择信号SEL被施加到其上。在这种情况下，第一引脚272耦接到线266和268之一，用于设置在图6中的选择信号SEL的逻辑状态。
图9示出了用于设置在图7中的选择信号SEL1和SEL2的每个各自的逻辑状态的另一个机制。图9示出了第一保护电路282和第二保护电路287，它们耦接到加电初始化信号产生器285，加电初始化信号产生器285耦接在主机电压VDD和主机地VSS之间。在加电时，初始化信号产生器285产生具有逻辑高状态的偏压VCCH。
第一保护电路282包括耦接到在第一节点288的PMOSFET286的漏极的保险丝284。PMOSFET228具有耦接到主机电压VDD的源极和其上被施加VCCH偏压的栅极。NMOSFET290具有耦接到保险丝284的第二节点292的漏极、耦接到主机地节点VSS的源极和其上被施加VCCH偏压的栅极。
第一保护电路282还包括由反相器296和298形成的环路的锁存器294，它耦接到保险丝284的第一节点288。锁存器294的输出产生第一选择信号SEL1。在第一保护电路282的操作期间，当保险丝284被切断为开路时，SEL1信号是逻辑低状态。或者，当保险丝284未切断时，SEL1信号是逻辑高状态。
第一保护电路282的保险丝284被切断或未切断以用于设置SEL1信号的逻辑状态。第二保护电路287类似于第一保护电路282，在第二保护电路287中有另一个保险丝，它被切断或未切断以用于设置SEL2信号的逻辑状态。
参见图7和9，在存储卡202的制造期间，在第一和第二保护电路282和287每一个中的相应保险丝被切断或未切断，以便多路选择器260选择对应于存储器204的工作电压的期望电平的、来自参考电压产生器252、254、256和258的四个目标电压之一。以这种方式，在第一和第二保护电路282和287的每个内的相应保险丝被设置为用于指示存储器204的工作电压的期望电平的工作电压指示器250的一部分。
图10示出了具有在输出节点228产生的工作电压的电压调节器210的替代实施例。通过可变地耦接在可变电阻块320内的多个金属线302、304和306可调节这样的工作电压的电平。在图5和图10中具有相同附图标号的元件表示具有类似结构和功能的元件。
但是，在图10中，多个电阻从PMOSFET224的漏极耦接。第一电阻器208耦接在PMOSFET224的漏极和反馈路径节点310之间。第二电阻器310耦接在反馈路径节点310和第一金属线302之间。第三电阻器314耦接在第一金属线302和第二金属线304之间。第四电阻器316耦接在第二金属线304和第三金属线306之间，第三金属线306也耦接到主机地节点VSS。
金属线302、304和306的任何一个可以耦接在一起以改变可变电阻块320的电阻。例如，如果第一金属线302连接到第三金属线306，则通过电阻块320的电阻是零。如果第二金属线304连接到第三金属线306，则通过电阻块320的电阻是第三电阻器314的电阻。如果第一金属线302连接到第二金属线304，则通过电阻块320的电阻是第四电阻器316的电阻。
在任何一种情况下，在反馈路径节点310产生基本上类似于由参考电压产生器220产生的参考电压的电压。通过改变电阻块320的电阻，可变电平的电流流过电阻器308、312、314和316。使用这样的可变电流，可以改变在输出节点228产生的工作电压。以这种方式，金属线302、304和306的连接被改变以调节在输出节点228产生的工作电压的电平。因此，图10的电压调节器210允许在存储器204的工作电压中的灵活性。
图11示出了具有工作电压指示器330和工作电压产生器332的电压调节器210的替代实施例。工作电压指示器包括主机电压电平检测器334和工作电压解码器336。主机电压电平检测器334向工作电压解码器336指示主机电压VDD的电平。
工作电压解码器336输入第一和第二选择信号SEL1和SEL2，每个具有用于指示存储器204的工作电压的期望电平的各自的逻辑状态。第一和第二选择信号SEL1和SEL2可以如图8或9所述被产生。工作电压解码器336比较主机电压VDD的电平和存储器204的工作电压的期望电平，并且判断电压上升信号、电压下降信号和电压通过信号之一。
如果工作电压的期望电平大于主机电压VDD的电平，则工作电压解码器336判断电压上升信号。或者，如果工作电压的期望电平基本上等于主机电压VDD的电平，则工作电压解码器336判断电压通过信号。最后，如果工作电压的期望电平小于主机电压VDD的电平，则工作电压解码器336判断电压下降信号。
工作电压产生器分别包括第一、第二和第三电压产生器342、344和346。根据工作电压解码器336判断了电压上升信号、电压下降信号或电压通过信号的哪一个来激活这样的电压产生器之一。
如果判断了电压上升信号，则第一电压产生器342(即电压上升电路)被激活来用于产生从主机电压上升的工作电压。或者，如果判断了电压通过信号，则第二电压产生器344(即电压通过电路)被激活以产生工作电压来作为主机电压。
最后，如果判断了电压下降信号，则第三电压产生器346(即电压下降电路)被激活以产生从主机电压下降的工作电压。以这种方式，图11的电压调节器210允许存储器204的工作电压的期望电平大于、基本上等于或小于主机电压的电平。
上述仅仅是示例，不意欲为限定性的。例如，已经参照用于存储卡202的存储器204而说明了本发明。但是，本发明可以用于产生在任何其他类型的半导体器件卡上的任何其他类型半导体器件的工作电压。另外，在此图解和说明的任何数量的元件仅仅是举例。而且，在此图解和所述的任何电压值仅仅是举例。例如，使用NMOSFET的负主机电压可以用于将输出节点228放电到在图5的电压调节器210中的负工作电压。
本发明仅仅限于在所附的权利要求及其等同内容中所限定的那样。
权利要求
1.一种半导体器件卡，包括半导体器件；工作电压指示器，它被设置来指示对应于半导体器件的工作电压的期望电平；和工作电压产生器，用于产生具有所述期望电平的工作电压并且被耦接到半导体器件。
2.按照权利要求1的半导体器件卡，其中半导体器件是用于作为存储卡的半导体器件卡的存储器。
3.按照权利要求2的半导体器件卡，其中，存储器是非易失性的。
4.按照权利要求2的半导体器件卡，还包括包括工作电压产生器的存储器控制器。
5.按照权利要求4的半导体器件卡，其中存储器控制器还包括数据处理装置，用于控制在主机和存储器之间的数据传输；主机接口，用于将所述数据处理装置连接到主机；和存储器接口，用于将所述数据处理装置连接到存储器；其中主机电压被施加到主机接口、数据处理装置和存储器接口；并且其中工作电压被施加到存储器接口和存储器。
6.按照权利要求1的半导体器件卡，其中工作电压产生器从主机电压产生工作电压。
7.按照权利要求1的半导体器件卡，其中，工作电压产生器包括反馈路径，用于将工作电压基本上保持在所述期望的电平。
8.按照权利要求7的半导体器件卡，其中所述反馈路径包括输出节点，具有在其上产生的所述工作电压；在电压源和输出节点之间耦接的一个开关；和比较器，用于比较所述工作电压和期望的电平以当所述工作电压不等于所述期望电平时接通所述开关，以对输出节点进行充电/放电。
9.按照权利要求8的半导体器件卡，其中所述电压产生器还包括参考电压产生器，用于产生具有所述期望电平的目标电压并且被耦接到所述比较器。
10.按照权利要求8的半导体器件卡，其中电压产生器还包括耦接到所述输出节点的去耦合电容器。
11.按照权利要求8的半导体器件卡，其中电压源是提供主机电压的主机。
12.按照权利要求8的半导体器件卡，其中工作电压指示器包括可变电阻块，它耦接到输出节点，并且具有多个具有可变耦接的金属线，用于调节在输出节点的工作电压。
13.按照权利要求8的半导体器件卡，其中电压产生器还包括多个参考电压产生器，每个产生相应的目标电压；其中，工作电压指示器包括多路选择器，用于将选择的具有期望电平的目标电压从参考电压产生器之一耦接到比较器。
14.按照权利要求13的半导体器件卡，其中，工作电压指示器还包括耦接到所述多路选择器的至少一个选择引脚，其中每个选择引脚的相应的逻辑状态被设置来指示选择的目标电压。
15.按照权利要求13的半导体器件卡，其中所述工作电压指示器还包括至少一个耦接到多路选择器的保护电路，其中所述保护电路的每个输出的相应逻辑状态被设置来指示选择的目标电压。
16.按照权利要求1的半导体器件卡，其中工作电压指示器包括电压选择解码器，它通过比较主机电压和工作电压来判断电压上升信号、电压下降信号和电压通过信号之一；其中工作电压产生器包括第一电压产生器，用于当电压上升信号被判断来指示工作电压的期望电平大于主机电压时，产生从主机电压上升的工作电压；第二电压产生器，用于当电压通过信号被判断来指示工作电压的期望电平基本上等于主机电压时，产生如主机电压的工作电压；第三电压产生器，用于当电压下降信号被判断来指示工作电压的期望电平小于主机电压时，产生从主机电压下降的工作电压。
17.按照权利要求16的半导体器件卡，其中工作电压指示器还包括耦接到所述电压选择解码器的至少一个选择引脚，其中每个选择引脚的相应的逻辑状态被设置来指示工作电压的期望电平。
18.按照权利要求16的半导体器件卡，其中工作电压指示器还包括至少一个耦接到电压选择解码器的保护电路，其中所述保护电路的每个输出的相应逻辑状态被设置来指示工作电压的期望电平。
19.一种半导体器件卡，包括半导体器件；和工作电压产生器，用于产生耦接到半导体器件的工作电压；其中，工作电压产生器包括反馈路径，用于将工作电压基本上保持在期望电平。
20.按照权利要求19的半导体器件卡，其中半导体器件是用于作为存储卡的半导体器件卡的存储器。
21.按照权利要求20的半导体器件卡，其中，存储器是非易失性的。
22.按照权利要求20的半导体器件卡，还包括包括工作电压产生器的存储器控制器。
23.按照权利要求20的半导体器件卡，其中存储器控制器还包括数据处理装置，用于控制在主机和存储器之间的数据传输；主机接口，用于将所述数据处理装置连接到主机；和存储器接口，用于将所述数据处理装置连接到存储器；其中主机电压被施加到主机接口、数据处理装置和存储器接口；并且其中工作电压被施加到存储器接口和存储器。
24.按照权利要求19的半导体器件卡，其中工作电压产生器从主机电压产生工作电压。
25.按照权利要求19的半导体器件卡，其中，所述反馈路径包括输出节点，具有在其上产生的所述工作电压；在电压源和输出节点之间耦接的一个开关；和比较器，用于比较所述工作电压和期望的电平以当所述工作电压不等于所述期望电平时接通所述开关，以对输出节点进行充电/放电。
26.按照权利要求25的半导体器件卡，其中，所述电压产生器还包括参考电压产生器，用于产生具有期望电平的目标电压并且被耦接到所述比较器。
27.按照权利要求25的半导体器件卡，其中，电压源是提供主机电压的主机。
28.一种半导体器件卡，包括半导体器件；和工作电压产生器，用于产生具有来自主机电压的期望电平的工作电压并且耦接到半导体器件；其中，所述工作电压的期望电平大于、小于或基本上等于主机电压。
29.按照权利要求28的半导体器件卡，还包括电压选择解码器，它通过比较主机电压和工作电压来判断电压上升信号、电压下降信号和电压通过信号之一；其中工作电压产生器包括第一电压产生器，用于当电压上升信号被判断来指示工作电压的期望电平大于主机电压时，产生从主机电压上升的工作电压；第二电压产生器，用于当电压通过信号被判断来指示工作电压的期望电平基本上等于主机电压时，产生如主机电压的工作电压；第三电压产生器，用于当电压下降信号被判断来指示工作电压的期望电平小于主机电压时，产生从主机电压下降的工作电压。
30.按照权利要求28的半导体器件卡，其中半导体器件是用于作为存储卡的半导体器件卡的存储器。
31.按照权利要求30的半导体器件卡，其中，存储器是非易失性的。
32.按照权利要求30的半导体器件卡，还包括包括工作电压产生器的存储器控制器。
33.按照权利要求32的半导体器件卡，其中存储器控制器还包括数据处理装置，用于控制在主机和存储器之间的数据传输；主机接口，用于将所述数据处理装置连接到主机；和存储器接口，用于将所述数据处理装置连接到存储器；其中主机电压被施加到主机接口、数据处理装置和存储器接口；并且其中工作电压被施加到存储器接口和存储器。
34.一种半导体器件卡，包括半导体器件；和控制器，包括数据处理装置，用于控制在主机和半导体器件之间的数据传输；和电压调节器，用于从主机电压产生用于半导体器件的工作电压，其中主机电压被施加到数据处理装置；并且其中工作电压被施加到半导体器件。
35.按照权利要求34的半导体器件卡，其中，半导体器件是用于作为存储卡的半导体器件卡的存储器。
36.按照权利要求35的半导体器件卡，其中，存储器是非易失性的。
37.按照权利要求34的半导体器件卡，还包括主机接口，用于将所述数据处理装置连接到主机；和存储器接口，用于将所述数据处理装置连接到存储器；其中主机电压被施加到主机接口和存储器接口；并且其中工作电压被施加到存储器接口。
38.按照权利要求34的半导体器件卡，还包括工作电压指示器，它被设置来指示工作电压的期望电平，其中电压调节器产生具有所述期望电平的工作电压。
全文摘要
诸如存储卡的半导体器件卡例如包括半导体器件、工作电压指示器和工作电压产生器。工作电压指示器被设置来指示对应于半导体器件的工作电压的期望电平。工作电压产生器产生具有所述期望电平的工作电压并且被耦接到半导体器件。因此，半导体器件卡能够容易地被适配来接纳半导体器件的不同工作电压。
文档编号G11C7/00GK1637925SQ20041008178
公开日2005年7月13日 申请日期2004年12月31日 优先权日2003年12月31日
发明者金相范, 郑七熙, 方三龙 申请人:三星电子株式会社