专利名称：从磁带存储介质中读取信息的装置和方法
技术领域：
申请者的发明涉及从磁带存储介质中读取信息的装置和方法。在某些实施例中，本发明涉及检测多个有效校准(calibration)信号并同时确定那些有效校准信号中一个或多个信号的频率和相位的装置和方法。
背景技术：
已知自动介质存储库用于提供对大量存储介质的低成本存取。通常，介质存储库包括大量存储槽，在其上存储便携数据存储介质。典型的便携数据存储介质是盒式磁带、盒式光盘、盒式磁盘、电子存储介质等。申请者用“电子存储介质”意指诸如PROM、EPROM、EEPROM、闪速PROM、压缩闪速存储器、智能介质等。
通常一个(或多个)存取器从存储槽存取数据存储介质，并把取得的介质发送到数据存储设备供在所取得的介质上读和/或写数据。适当的电子设备操作存取器并操作数据存储设备以向所连接的主计算机系统提供信息和/或从中接收信息。
从磁带信息存储介质读取信息的现有技术装置和方法首先从磁带上的校准区读取校准信息，并识别一个或多个有效校准信号。只有检测到足够数量的有效校准信号，才确定校准信号的相位和频率。
这种现有技术的方法需要长的校准区和两步过程确定在校准区内的被编码校准信息的相位和频率。所需要的是一种装置和方法去检测多个有效校准信号并同时确定在那些校准信号中被编码的信息的相位和频率。
发明内容
申请者的发明包含一种方法和装置，用于从设置在磁带信息存储介质上的校准区读取校准信息同时又获取多个有效校准信号。该方法提供N个读/检测通道，其中N个读/检测通道每个包括一个PLL(锁相环)电路，它具有与第二PLL部件互连的第一PLL部件。
该方法建立一个有效校准信号阈值，并在第一时间检测第i个有效校准信号，其中i大于或等于1而小于或等于N。该方法进一步在这第一时间使用设置在第i个读/检测通道中的第一PLL部件确定第i个有效校准信号的频率和相位。该方法确定是否该有效校准信号阈值被超过。如果该有效校准信号阈值被超过，则该方法向第二PLL部件提供频率和相位，并读取磁带介质上的被编码的信息。
通过结合附图阅读下文的详细描述将会更好地理解本发明。在附图中相似的参考指示符号用于指示相似的部分，其中图1是申请者的数据存储和检索系统的第一实施例的透视图；图2是显示磁带头磁道布局的方块图；图3是显示申请者的数据存储和检索系统部件的方块图；图4A是在跟踪方式使用的现有技术读通道组件的体系结构的方块图；图4B是显示图4A的读通道中的PLL电路的方块图；图5A是在峰值检测或采集方式使用的现有技术读通道组件的体系结构的方块图；图5B是图5A的读通道中的PLL电路的方块图，通过该通道读取在磁带存储介质上的被编码的信息；图6是显示申请者的读通道组件体系结构的方块图；图7是显示申请者的读通道PLL电路的方块图；图8是显示磁带存储介质中使用的典型格式的方块图；图9是流程图，概括说明现有技术的方法，这些方法顺序地检测多个校准信号然后确定那些校准信号的频率和相位；以及图10是流程图，概括说明申请者的方法的步骤，该方法同时检测多个有效校准信号并确定这些有效校准信号中的一个或多个的频率和相位。
具体实施例方式
现在参考图示，相似数字对应于图中描绘的相似部件。本发明将作为数据处理应用中使用的磁带驱动器单元中放置的读通道组件中的实施例加以描述。然而，下文对申请者发明的描述并不意味着把申请者的发明限定于数据处理应用，因为这里的发明能通用于从磁带存储介质中读取信息。
图3显示在其中实现本发明优选实施例的硬件和软件环境。主计算机390除了包括其他程序外还包括存储管理程序310。在某些实施例中，主计算机390包含单个计算机。在另一些实施例中，主计算机390包含一个或多个大型计算机、一个或多个工作站、一个或多个个人计算机以及它们的组合等。
在主计算机390和次级存储设备之间经由通信链路350、352和356传送信息，这些次级存储设备由数据存储和检索系统管理，如数据存储和检索系统320。通信链路350、352和356包含串行互连(如RS-232电缆或RS-422电缆)、以太网互连、SCSI互连、光纤通道互连、ESCON互连、FICON互连、局域网(LAN)、专用广域网(WAN)、公共广域网、存储区域网络(SAN)、传输控制协议/互联网协议(TCP/IP)、因特网以及它们的组合等。
在图3所示实施例中，数据存储和检索系统320包括数据存储设备130和140。在另一些实施例中，申请者的数据存储和检索系统320包括单个数据存储设备。在另一些实施例中，申请者的数据存储和检索系统320包括多于两个的数据存储设备。
多个便携磁带存储介质360可卸出地放入申请者的数据存储和检索系统。在某些实施例中，多个磁带存储介质360装在多个便携磁带盒(tape cartridge)370中。每个这样的便携磁带盒可以可卸出地放入适当的数据存储设备中。
数据存储和检索系统320进一步包括程序逻辑用于管理数据存储设备130和140以及多个便携磁带盒370。在某些实施例中，每个数据存储设备包括一个控制器，如控制器136/146，其中包含这样的程序逻辑。在某些实施例中，库控制器，如控制器160(图1)，包含这样的程序逻辑。
在另一些实施例中，数据存储和检索系统320和主计算机390可共同位于单个装置上。在这种情况中，主计算机390可与另一个主计算机相连，以便由于安全或其他理由将例如一组库命令或协议翻译成另一组命令/协议，或将库命令从一个通信接口转换到另一个通信接口。
数据存储和检索系统320包含一个计算机系统并管理例如多个磁带驱动器和磁带盒。在这样的磁带驱动器实施例中，磁带驱动器130和140可以是本技术领域公知的任何适当的磁带驱动器，例如TotalStorage3590磁带驱动器(Magstar和TotalStorage是IBM公司的注册商标)。类似地，磁带盒370可以是本技术领域公知的任何适当的磁带盒设备，如ECCST、Magstar、TotalStorage3420、3480、3490E、3580、3590磁带盒等。
现在参考图1，所示自动数据存储和检索系统100有存储槽第一侧壁102和存储槽第二侧壁104。便携数据存储介质单个地存储在这些存储槽中。在某些实施例中，这种数据存储介质单个地装在便携容器中，即卡盒中。这类数据存储介质的实例包括磁带、各类磁盘、各类光盘、电子存储介质等。
申请者的自动数据存储和检索系统包括一个或多个存取器，如存取器110和120。如图1中所示，存取器110和120沿着在存储槽第一侧壁102和存储槽第二侧壁104之间设置的通道中的轨道170双向移动。存取器是一种机器人设备，它从第一存储侧壁102或第二存储侧壁104存取便携存储介质，把取得的介质传送到数据存储设备130/140供在其上读和/或写数据，再把介质返回适当的存储槽。数据存储设备130包括数据存储设备控制器136。数据存储设备140包括数据存储设备控制器146。
设备160包含库控制器。在某些实施例中，库控制器160与计算机集成在一起。操作员输入站150允许使用者与申请者的自动数据存储和检索系统100通信。电源部件180和电源部件190每个包含一个或多个电源单元，它们向设置在申请者的自动数据存储和检索系统内的各单个部件供电。输入/输出站172包括与系统100的一侧以枢轴连接的存取门174。便携数据存储盒能经由站172/存取门174被放入该系统，或从该系统移出。
在其数据存储驱动器130和/或140包含磁带驱动器单元的实施例中，所述磁带驱动器单元尤其包括磁带头。现在参考图2，多元件磁带头200包括多个读/写元件用于在磁带上记录信息和从磁带读取信息。在某些实施例中，磁带头200包含薄膜磁阻换能器。在一个示例性实施例中，磁带头200可以如图2中所示那样构成。磁带头200的长度基本上对应于磁带的宽度。在某些实施例中，磁带头200包括32个读/写元件对(标记为“RD”和“WR”)和3组伺服读元件，对应于写入磁带的3个伺服区。在所示实施例中，32个读/写元件对被分成8个一组，即组201、221、241和261。
磁带头(tape head)200进一步包括多个伺服传感器，用于检测磁带上的伺服信号，其中包含预先记录在磁带上的直线伺服边缘。在图2的实施例中，相邻的含8个读/写对的组之间由2个磁道分开，这两个磁道由含有4个伺服传感器的一组伺服传感器占有含有4个伺服传感器的每组可称作“伺服组”，即伺服组211、伺服组231和伺服组251。
在所示实施例中，磁带头200包括分开制造然后连接在一起的左、右两个模块。写和读元件横向交替沿每个模块长度而下(即穿过磁带宽度)，以位于左模块上的写元件和位于右模块上相应位置的读元件开始。这样，在左模块中的每个写元件与右模块上相应位置中的读元件配对，而在左模块中的每个读元件与右模块上相位位置中的写元件配对，从而使写/读元件对与读/写元件对横向交替。
图4A显示用于跟踪方式的现有技术异步读检测通道的体系结构和数据流。在图4A的示例性实施例中，异步读通道包括均衡器415、中央线性滤波器425、采样内插器435、增益控制模块445、相位误差发生器455、PLL电路465、相位内插器475、路径量度模块485、以及路径存储器495。在某些实施例中，路径量度模块485与路径存储器495组合，其中包含一个组件，称作最大似然检测器，如最大似然检测器490。
当使用读头(如读/写头200)从磁带中读信息时，形成含有该信息的波形。第一波形通过通信链路410提供给均衡器415。在某些实施例中，均衡器415包含有限冲激响应(“FIR”)滤波器。这样的FIR滤波器调节第一波形的形状，产生第二信号。
在均衡器415中形成的第二信号使用通信链路420提供给中央线性滤波器425。中央线性滤波器425确定在采样单元中央的均衡后的信号的值。中央线性滤波器425产生第三信号，它包括均衡后的信号和在采样单元中央的均衡后的信号的值。
在中央线性滤波器425中形成的第三信号通过通信链路430提供给采样内插器435。采样内插器435接收来自中央线性滤波器425的第三信号并使用PLL电路465的输出估计在同步采样时间的均衡后的信号。使用“同步采样时间”，申请者是指位元(bit cell)时钟信号到达时间。PLL电路465提供这一时间。采样内插器435提供一个或多个第四同步信号。
由采样内插器435形成的这一个或多个第四数字同步信号通过通信链路440提供给增益控制模块445。增益控制模块445调节这一个或多个第四信号的振幅，以形成有最大似然检测器490所需的设置到预置水平的振幅的一个或多个第五信号。在所示实施例中，最大似然检测器490包含路径度量模块485和路径存储器495。这一个或多个第五信号通过通信链路480提供给最大似然检测器490。最大似然检测器的输出是在通信链路492上的数据和在通信链路493上的数据有效信号。
图4A中的读通道包括一个反馈环路，其中包含相位误差发生器455、PLL电路465和相位内插器475。由增益控制电路445形成的一个或多个第五信号通过通信链路450提供给相位误差发生器455。相位误差发生器455估计一个或多个第五信号的相位并产生误差信号，该误差信号通过通信链路460提供给PLL电路465。
相位误差由PLL电路465处理，PLL电路465对相位误差滤波并确定同步位元边界的位置。同步位元边界位置分别通过通信链路470和471提供给相位内插器475和采样内插器435。
图4B显示PLL(锁相环)电路465的部件。PLL电路465包括环路滤波器467和相位积分器469。通信链路468使环路滤波器467与相位积分器469互连。环路滤波器467对相位误差发生器455提供的相位误差输入滤波并控制整个环路的响应。相位积分器469控制该锁相环的输出相位和频率。
图5A显示用于“峰值检测”或采集方式的现有技术异步读检测通道组件的体系结构和数据流。在图5A所示实施例中，读通道包括峰值检测通道510，它包含均衡器415、跟踪阈值模块525、峰值检测器535以及PLL电路565。均衡器415通过通信链路520向跟踪阈值模块525提供第二信号，并通过通信链路420(图4、5)向中央线性滤波器425(图4)提供该第二信号。跟踪阈值模块525导出正的和负的阈值水平，其中这些阈值水平是平均峰值水平的分数。跟踪阈值模块525通过通信链路530向峰值检测器535提供这些阈值以及来自均衡器415的均衡后的信号。
峰值检测器535确定数据流中“1”的位置。如果存在一个峰值，而且峰值振幅，或正或负，大于由跟踪阈值模块525提供的正阈值或小于负阈值的话，则发生“1”。峰值检测器535通过通信链路540向PLL电路565提供代表峰值位置的信号和检测到峰值的合格符(qualifier)。PLL电路565与上述相位内插器475(图4)互连。
在图5A所示实施例中，异步读通道不包括从增益控制模块445(图4、5)到相位误差发生器455、PLL电路565、相位内插器575和采样内插器435的反馈环路。图5A的体系结构允许一种快速采集方式，即峰值检测方式，其中PLL电路565被快速“锁住(lock)”，增益被调节。使用“锁住”PLL电路，申请者是指锁住含有从一个或多个磁带通道读出的信息的波形的相位和频率，然后确定将各个数据位分开的位元边界。
图5B显示PLL电路565的部件。PLL电路565包括相位检测器571、环路滤波器574和相位积分器576。相位检测器571通过通信链路540接收来自峰值检测器535的信号。相位检测器571比较峰值相位和位元相位并产生误差信号，并将该信号提供给环路滤波器574。环路滤波器574对该相位误差信号滤波，并通过通信链路575将该信号提供给相位积分器576。相位积分器576控制锁相环的输出相位和频率，并通过通信链路573向相位检测器571提供信号，通过通信链路470向相位内插器475提供信号。
图6显示申请者的读/检测通道600的结构配置。使用读/写通道600，申请者的方法同时以跟踪方式和采集方式两种方式操作。读/检测通道600包括峰值检测通道和部分响应最大似然(“PRML”)块。峰值检测通道包含均衡器415、跟踪阈值模块525、峰值检测器535和PLL电路700。PRML块包括均衡器415、中央线性滤波器425、采样内插器435、增益控制模块445、相位误差发生器455、相位内插器475以及PLL电路700。
现在参考图7，PLL电路700包括相位检测器571、一级(firstorder)环路滤波器740和相位积分器576。相位检测器571接收来自峰值检测器535的信号。相位检测器571向一级环路滤波器740提供相位误差信号。一级环路滤波器740通过通信链路575向相位积分器576提供位元大小的估计值。一级环路滤波器740还包含多个寄存器并通过通信链路710和720向二级环路滤波器750提供寄存器信息。
一级环路滤波器740用于信号采集。二级环路滤波器750用于跟踪，即用于从磁带介质中读数据。一级环路滤波器740使用第一增益。二级环路滤波器750使用第二增益，其中第一增益大于第二增益。
本领域技术人员将会理解，在磁带头读取由交替的“1”和“0”构成的图案的同时进行信号采集。这样的信号有时称作VFO信号。这种VFO信号包含很规则的图案，几乎没有噪声。在一级环路滤波器740中使用较高增益允许PLL电路700快速锁定VFO信号。使用“锁定”本申请者是指确定校准信号的频率和相位，其中校准信号包含由峰值检测通道提供的峰值位置信息。
当从磁带中读取数据时，二级环路滤波器750使用较小增益。包含数据的信号比VFO信号有更大噪声。在二级环路滤波器750中使用较小增益有助于区分由PRML块提供的信号中的有效信号和噪声。
二级环路滤波器750通过通信链路460接收来自相位误差发生器455的输入信号。二级环路滤波器通过通信链路468向相位积分器469提供信号。相位积分器469控制锁相环的输出相位和频率并通过通信链路470向相位内插器提供该信息。
图8显示在磁带中使用的典型磁带格式。现在参考图8，磁带800包括第一端801和第二端802。除了其他区域外，设置在第一端801和和第二端802之间的有DSS区810、VFO区830和数据区850。
图案820通常在DSS区被编码。DSS区810是具有低频“1”的校准场(field)。通常，用户数据在DSS区810不被编码。图案840通常在VFO区被编码。VFO区840是含有交替“1”和“0”的图案的校准码。通常，用户数据在VFO区830不被编码。数据区850包括在磁带介质上被编码的用户数据860。
图9概括现有技术的方法，这些方法顺序检测设置在校准区的校准信号，确定是否有适当数量的有效校准信号被检测到，然后使用含有峰值检测PLL电路的峰值检测读通道确定校准信号的频率和相位。现在参考图9，在步骤910现有技术方法建立有效VFO信号阈值。
在步骤920，当磁带头穿过磁带的VFO区时，一个或多个VFO图案检测器(如设置在数据流逻辑497(图5A、6)中的VFO图案检测器)变为被启动状态。每个通道包括至少一个VFO图案检测器。在某些实施例中，数据流逻辑497设置在数据存储设备中的控制器中，如控制器136(图1、3)/146(图1、3)。
在步骤930，设置在第i个读通道中的第i个VFO检测器识别出VFO信号。于是现有技术方法从步骤930过渡到步骤940，在其中现有技术方案产生一个信号，即第i个有效VFO信号，指出正在读取一个有效VFO场。每个通道产生这样一个信号并向数据流逻辑提供该信号。在数据流逻辑中发生投票(voting)过程以确定是否启动向PLL发出采集信号。
在步骤950，现有技术方法确定检测到有效VFO区的通道数是否超过在步骤910中预先确定的阈值。如果现有技术的方法在步骤950确定检测到有效VFO区的通道数超过预先确定的阈值，则方法从步骤950过渡到步骤960，在其中认定一个采集线路(line)，于是设置在峰值检测读通道(如图5A中的读通道)中的PLL(如PLL 565(图5A、5B))开始采集VFO图案的相位和频率。在步骤970，现有技术方法使用在步骤960确定的相位和频率以及配置成跟踪方式的读通道(如图4A的跟踪体系结构)和PLL 465(图4A、4B)读取磁带存储介质上的被编码的信息。
这样，图9的现有技术方法包含顺序操作，即VFO投票后跟VFO信号采集。该现有技术顺序操作必须要有一个扩展VFO区。另一方面，如果VFO投票和信号采集能同时进行，则能减小VFO区的长度。减小VFO区的长度必定会增加客户数据可使用的磁带量，即必定增加磁带的有用容量。
图10概括申请者方法的步骤。现在参考图10，在步骤1010申请者方法建立有效VFO信号阈值。在某些实施例中，步骤1010的有效VFO信号阈值被设置在数据存储设备(如磁带驱动器130(图1、3))的固件中。在某些实施例中，步骤1010的有效VFO信号阈值被设置在数据存储设备(如磁带驱动器130)中的控制器136(图1、3)中的固件中。在某些实施例中，步骤1010的有效VFO信号阈值被设置在主计算机(如主计算机390(图1、3))中的固件中。在某些实施例中，步骤1010的有效VFO信号阈值被设置在数据存储和检索系统(如数据存储和检索系统100)中的库控制器(如控制器150)中的固件中。
在步骤1020，磁带介质穿过磁带头运动，如磁带头200。设置在磁带头200上的每个读/写设备与申请者的读/检测通道600中的一个互连。所以，含有N个读/写元件的磁带头与多达N个读通道600互连。
申请者方法从步骤1020过渡到步骤1030，在其中当磁带头穿过磁带的VFO区时，一个或多个VFO图案检测器(如设置在数据流逻辑497(图5A、6)中的VFO图案检测器)变为被启动状态。每个通道包括至少一个VFO图案检测器。在某些实施例中，数据流逻辑497设置在数据存储设备中的控制器中，如控制器136/146。在步骤1030，设置在第i个读通道中的第i个VFO图案检测器识别出第i个有效VFO信号，其中i大于或等于1并小于或等于N。
申请者方法从步骤1030过渡到步骤1040和步骤1050二者。在步骤1040，申请者方法产生一个信号，即第i个有效VFO信号，指出正在检测第i个有效VFO场。N个通道的每一个产生这样一个信号，并把该信号提供给数据流逻辑497。与此同时，在步骤1050，第i个读/检测通道600使用第一PLL部件701确定第i个VFO信号的频率和相位。
步骤1040和1050过渡到步骤1060，其中申请者方法确定检测到有效VFO区的通道数是否超过在步骤1010中预先确定的阈值。如果申请者方法在步骤1060确定检测到有效VFO区的通道数超过预先确定的阈值，则方法从步骤1060过渡到步骤1070，其中该方法将来自采集PLL部件710(图7)的寄存器内容加载到跟踪PLL部件702(图7)。
再参考图7，一级环路滤波器740包含多个第一环路滤波器数据寄存器745。二级环路滤波器750包含多个第二环路滤波器数据寄存器755。在步骤1070，第一环路滤波器数据寄存器745的内容被通过通信链路710和720加载到第二环路滤波器数据寄存器745。相位积分器576包含第一相位积分器数据寄存器765。相位积分器469包含第二相位积分器数据寄存器775。在步骤1070，第一相位积分器数据寄存器765的内容被通过通信链路730加载到第二相位积分器数据寄存器775。
再参考图10，申请者方法从步骤1070过渡到步骤1080，其中申请者方法使用读/检测通道600(图6)和第二PLL部件702(图7)读取在磁带介质中的被编码的信息。
在某些实施例中，在图10中叙述的各个步骤可以被组合、删除或重新排序。
申请者的发明包括含有计算机可用介质的制造品，如计算机可用介质132(图3)/142(图3)，在该介质中放有计算机可读程序代码，用于实现使用读/检测通道600和图10的步骤从磁带信息存储介质读取校准信息同时又采集多个有效校准信号的方法。申请者的发明进一步包括计算机程序产品，如计算机程序产品134(图3)/144(图4)，可用于可编程计算机处理器，在该程序产品中包括计算机可读程序代码，它可使用读/检测通道600和图10的步骤从磁带信息存储介质读取校准信息同时又采集多个有效校准信息。这种计算机程序产品可具体化为存储在一个或多个存储设备中(如磁盘、磁带、或其他非易失存储设备)中的程序代码。
尽管已详细说明了本发明的优选实施例，但对于本领域技术人员而言，显然可对那些实施例进行各种修改和修正而不脱离如下列权利要求中提出的本发明的范围。
权利要求
1.一种从磁带信息存储介质中读取校准信息同时又采集多个有效校准信号的方法，所述磁带介质包括校准区，所述方法包含如下步骤提供N个读/检测通道，其中所述N个读/检测通道每个包含一个PLL电路，所述PLL电路具有与第二PLL部件互连的第一PLL部件；设置有效校准信号阈值；在第一时间检测第i个有效校准信号，其中i大于或等于1并小于或等于N；在所述第一时间使用设置在第i个读/检测通道的第一PLL部件确定所述第i个有效校准信号的频率和相位；确定所述有效校准信号阈值是否被超过；如果所述有效校准信号阈值被超过，则进行操作以向所述第二PLL部件提供所述频率和相位；使用所述第二PLL部件读取在所述磁带介质上被编码的信息。
2.权利要求1的方法，其中所述第一PLL部件包含相位检测器、具有第一增益的第一环路滤波器和第一相位积分器。
3.权利要求2的方法，其中所述第二PLL部件包含具有第二增益的第二环路滤波器和第二相位积分器。
4.权利要求3的方法，进一步包含调节所述第一增益使其大于所述第二增益的步骤。
5.权利要求1的方法，其中所述N个读/检测通道每个包含一个与所述第一PLL部件互连的峰值检测部件。
6.权利要求5的方法，其中所述峰值检测部件包含均衡器；与所述均衡器互连的跟踪阈值模块；与所述跟踪阈值模块互连并与所述第一PLL部件互连的峰值检测器。
7.权利要求5的方法，其中所述N个读/检测通道每个包含与所述第二PLL部件互连的反馈环路。
8.权利要求1的方法，其中所述N个读/检测通道包含均衡器；与所述均衡器互连的跟踪阈值模块；与所述跟踪阈值模块互连的峰值检测器；所述PLL电路，其中所述PLL电路与所述峰值检测器互连；与所述均衡器互连的中央线性滤波器；与所述PLL电路互连的相位内插器；与所述中央线性滤波器及所述相位内插器互连的采样内插器；与所述PLL电路互连的相位误差发生器；与所述采样内插器和所述相位误差发生器互连的增益控制模块；以及与增益控制模块互连的最大似然检测器。
9.权利要求8的方法，进一步包含将来自所述峰值检测器的信息提供到所述第一PLL部件的步骤。
10.权利要求9的方法，进一步包含将来自相位误差发生器的信息提供到所述第二PLL部件的步骤。
11.一种含有计算机可用介质的制造品，该介质中放有计算机可读程序代码，用于从磁带信息存储介质读取校准信息同时又采集多个有效校准信号，所述制造品包含读/检测通道，该读/检测通道包含一个PLL电路，所述PLL电路具有与第二PLL部件互连的第一PLL部件，其中所述磁带介质包括一个校准区，该计算机可读程序代码包含一系列计算机可读程序代码，用于实现接收有效校准信号阈值；在第一时间检测校准信号；在所述第一时间使用所述第一PLL部件确定所述校准信号的频率和相位；确定所述有效校准信号阈值是否被超过；如果所述有效校准信号阈值被超过，则进行操作以向所述第二PLL部件提供所述频率和相位；使用所述第二PLL部件读取在所述磁带介质上被编码的信息。
12.权利要求1的制造品，其中所述第一PLL部件包含相位检测器、具有第一增益的第一环路滤波器和第一相位积分器。
13.权利要求12的制造品，其中所述第二PLL部件包含具有第二增益的第二环路滤波器和第二相位积分器。
14.权利要求13的制造品，所述计算机可读程序代码进一步包含一系列计算机可读程序步骤以实现调节所述第一增益使其大于所述第二增益。
15.权利要求11的制造品，其中所述读/检测通道包含一个与所述第一PLL部件互连的峰值检测部件。
16.权利要求15的制造品，其中所述峰值检测部件包含均衡器；与所述均衡器互连的跟踪阈值模块；与所述跟踪阈值模块互连并与所述第一PLL部件互连的峰值检测器。
17.权利要求15的制造品，其中所述读/检测通道包含一个与所述第二PLL部件互连的反馈环路。
18.权利要求11的制造品，其中所述读/检测通道包含均衡器；与所述均衡器互连的跟踪阈值模块；与所述跟踪阈值模块互连的峰值检测器；所述PLL电路，其中所述PLL电路与所述峰值检测器互连；与所述均衡器互连的中央线性滤波器；与所述PLL电路互连的相位内插器；与所述中央线性滤波器及所述相位内插器互连的采样内插器；与所述PLL电路互连的相位误差发生器；与所述采样内插器和所述相位误差发生器互连的增益控制模块；以及与增益控制模块互连的最大似然检测器。
19.权利要求18的制造品，所述计算机可读程序代码进一步包含一系列计算机可读程序步骤，用于实现向所述第一PLL部件提供来自所述峰值检测器的信息。
20.权利要求19的制造品，所述计算机可读程序代码进一步包含一系列计算机可读程序代码，用于实现向所述第二PLL部件提供来自所述相位误差发生器的信息。
21.一种可用于可编程计算机处理器的计算机程序产品，在该程序产品中包括计算机可读程序代码，用于从磁带信息存储介质校准信息同时又采集多个有效校准信号，所述制造品包含读/检测通道，该通道包含PLL电路，所述PLL电路具有与第二PLL部件互连的第一PLL部件，其中所述磁带介质包括一个校准区，该程序产品包含使所述可编程计算机处理器接收有效校准信号阈值的计算机可读程序代码；使所述可编程计算机处理器在第一时间检测校准信号的计算机可读程序代码；使所述可编程计算机处理器在所述第一时间使用所述第一PLL部件确定所述校准信号频率和相位的计算机可读程序代码；使所述可编程计算机处理器确定所述有效校准信号阈值是否被超过的计算机可读程序代码；如果所述有效校准信号阈值被超过则使所述可编程计算机处理器向所述第二PLL部件提供所述频率和相位的计算机可读程序代码；使所述可编程计算机处理器使用所述第二PLL部件读取在所述磁带介质上被编码的信息的计算机可读程序代码。
22.权利要求21的计算机程序代码，其中所述第一PLL部件包含相位检测器、具有第一增益的第一环路滤波器和第一相位积分器，而且其中所述第二PLL部件包含具有第二增益的第二环路滤波器和第二相位积分器，该计算机程序代码进一步包含使所述可编程计算机处理器调节所述第一增益使其大于所述第二增益的计算机可读程序代码。
23.权利要求21的计算机程序产品，其中所述读/检测通道包含均衡器；与所述均衡器互连的跟踪阈值模块；与所述跟踪阈值模块互连的峰值检测器；所述PLL电路，其中所述PLL电路与所述峰值检测器互连；与所述均衡器互连的中央线性滤波器；与所述PLL电路互连的相位内插器；与所述中央线性滤波器及所述相位内插器互连的采样内插器；与所述PLL电路互连的相位误差发生器；与所述采样内插器和所述相位误差发生器互连的增益控制模块；以及与增益控制模块互连的最大似然检测器，所述计算机程序产品进一步包含使所述可编程计算机处理器向所述第一PLL部件提供来自所述峰值检测器的信息的计算机可读程序代码。
24.权利要求23的计算机程序产品，进一步包含使所述可编程计算机处理器向所述第二PLL部件提供来自所述相位误差发生器的信息的计算机可读程序代码。
25.一种读/检测通道，包含均衡器；与所述均衡器互连的跟踪阈值模块；与所述跟踪阈值模块互连的峰值检测器；与相位内插器互连的PLL电路；与所述均衡器互连的中央线性滤波器；与所述PLL电路互连的相位内插器；与所述中央线性滤波器和所述相位内插器互连的采样内插器；与所述PLL电路互连的相位误差发生器；与所述采样内插器和所述相位误差发生器互连的增益控制模块；以及与增益控制模块互连的最大似然检测器。
26.权利要求25的读/检测通道，其中所述PLL电路包含第一PLL部件和第二PLL部件。
27.权利要求26的读/检测通道，其中所述第一PLL部件包含与所述峰值检测器互连的相位检测器；与所述相位检测器互连的具有第一增益的第一环路滤波器；与所述第一环路滤波器和所述相位检测器互连的第一相位积分器。
28.权利要求27的读/检测通道，其中所述第二PLL部件包含与所述第一相位积分器互连并与所述相位内插器互连的第二相位积分器；与所述第一环路滤波器互连并与所述第二相位积分器互连的具有第二增益的第二环路滤波器。
29.权利要求28的读/检测通道，其中所述第一增益大于所述第二增益。
30.一种磁带驱动器单元，包含均衡器；与所述均衡器互连的跟踪阈值模块；与所述跟踪阈值模块互连的峰值检测器；与相位内插器互连的PLL电路；与所述平衡器互连的中央线性滤波器；与所述PLL电路互连的相位内插器；与所述中央线性滤波器和所述相位内插器互连的采样内插器；与所述PLL电路互连的相位误差发生器；与所述采样内插器和所述相位误差发生器互连的增益控制模块；与增益控制模块互连的最大似然检测器；其中所述PLL电路包含第一PLL部件和第二PLL部件。
31.权利要求30的磁带驱动器单元，其中所述第一PLL部件包含与所述峰值检测器互连的相位检测器；与所述相位检测器互连的具有第一增益的第一环路滤波器；与所述第一环路滤波器和所述相位检测器互连的第一相位积分器；并且其中所述第二PLL部件包含与所述第一相位积分器互连并与所述相位内插器互连的第二相位积分器；与所述第一环路滤波器互连并与所述第二相位积分器互连的具有第二增益的第二环路滤波器。
全文摘要
一种方法和装置，用于从磁带信息存储介质上的被编码的校准区读取校准信息同时又获取多个有效校准信号。该方法提供N个读/检测通道。该方法建立有效校准信号阈值，并在第一时间检测第i个有效校准信号。该方法在第一时间进一步使用设置在第i个读/检测通道中的第一PLL电路确定第i个有效校准信号的频率和相位。该方法确定有效校准信号阈值是否被超过。如果有效校准信号阈值被超过，则该方法向第二PLL部件提供该频率和相位，并使用该第二PLL部件读取磁带介质上的被编码的信息。
文档编号G11B5/584GK1606063SQ200410083520
公开日2005年4月13日 申请日期2004年10月9日 优先权日2003年10月10日
发明者罗伯特·A·哈特切恩斯 申请人:国际商业机器公司