专利名称：切换运算放大器及其动作方法
技术领域：
本发明涉及一种取样保持电路，特别是涉及一种取样保持电路中关于切换运算放大器(Switched OP Amplifier)的设计。
背景技术：
取样保持电路(Sample and Hold circuit)主要是用于模拟数字转换器(ADC)的前端，以增加对取样数据撷取的准确度，故取样保持电路都是位于系统最前端的位置，所以其效能将会直接决定整个系统的表现。此外，例如光驱芯片在烧录模式时伺服(servo)讯号的取样与保持也是藉由一取样保持电路，以确保取样(sample)与保持(hold)时的电压输出能够维持在稳定状态，然而，取样保持电路有许多种电路形式可以实现，以下将以切换放大器(Switched OP Amplifier)的形式来做说明。
如图1所示，是以切换放大器作为取样保持电路的示意图，当S/H＝1时(开关导通)，此时为取样状态且VOUT与VN相接以形成负回授，使得输出电压VOUT＝VP，并让电容Ch上的电压得以追随电压VP；当S/H＝0时(开关断路)，此时为保持状态，输出电压则由电容Ch上的电压提供，使得保持状态下的输出电压仍可维持在电压VP。
图2所示，其为已知技术关于图1的内部组成电路图，输入讯号由VP进入放大级电路10(由晶体管M0～M12所组成)，而偏压电路12(由晶体管M15～M24所组成)产生bp0，bpc，bnc，bn0等四组偏压电压以提供放大级电路10与缓冲级电路14(由晶体管M13，M14及电容Ch所组成)使用。
在取样模式时(开关S导通H开路)，此时，晶体管M7、M8、M9、M10连接到各自的偏压电压(bpc与bnc)使得晶体管各自操作在工作区(activeregion)并形成通路，并通过NZ点对电容Ch充电到预定的电压值(VP)，使得负回授成立VOUT＝VP。其中偏压电压bn0与bnc分别藉由两组电流源(current source)i1、i2通过二极管连接方式(diode connected)的晶体管M15与M17所产生；偏压电压bnc及bn0再给电流镜电路中的晶体管M18、M20、M19、M21进行一次电流镜电流复制，再交给PMOS晶体管的M22、M23、M24以产生偏压讯号bpc及bp0。此外，偏压电压bn0再馈入放大级电路10中的晶体管M0以产生一尾电流(tail current)it，电流it再分给差动对(differential pair)的晶体管M1及M2产生it1及it2，其中it1＝(1/2)it+Δi，而it2＝(1/2)it-Δi。
另一方面，it1再经由PMOS晶体管M3和M5的电流镜(current mirror)产生电流it3，同样在取样模式下电流it3流过晶体管M7、M9、M11再经过一次电流镜的关系于晶体管M12产生镜像电流it4，再加上电流it5(由晶体管M4、M6、M8的电流镜产生)，以决定NZ点的电压VNZ，经由回授的连接方式使得VOUT＝VN＝VP，并同时对电容Ch充电。
在保持模式时(开关S开路H导通)，此时，晶体管M7、M8、M9、M10各自连接到VDD和GND，使得上述晶体管操作在截止区(cut off)形成断路，此时，输入讯号VP无法影响VOUT，而VOUT的值将因电容Ch所储存的电荷而保持在取样模式最终的VOUT值，使得输出电压得以在取样与保持的切换状态下维持仍维持一定值。
然而，以上述已知技术的切换运算放大器的电路设计具有相当多的缺点，包含如接地电位的飘移。在取样状态下，晶体管M7、M8、M9、M10是导通(turn on)的，将产生约四百毫安的工作电流(电流大小依晶体管的尺寸，如W/L，而有所不同)；而在保持状态时，上述晶体管则为截止(cut off)状态，几乎没有工作电流产生，因此，在切换状态下，电流的变化因为电路内部杂散电阻的作用，造成内部接地电位的变动，进而影响输出电压的电平，甚至产生误动作的情形。
此外，已知技术的偏压电路中是利用两组偏压电流源i1、i2以产生偏压电压(bn0、bnc、bp0、bpc)，因此，欲变动此切换运算放大器的频宽，较快速的方法是直接变动偏压电流i1、i2，但由于在晶体管迭接(cascade)的偏压架构(晶体管M15～M21)下，变动偏压电流可能导致偏压电压(bnc与bpc)无法在不同情况下都偏压在晶体管的最佳工作点，而使得部份晶体管超出工作区的范围，导致切换运算放大器的频宽变化范围受到限制。
另一方面，对于晶体管M7、M8、M9、M10而言，其各自的栅极端电压随着状态切换而改变(在电压bnc至GND间变动或是在电压bpc至VDD间变动)，因此，在取样的瞬间NMOS与PMOS晶体管栅极端的电压要分别设定(settle)在bnc与bpc两电压值，若两者的设定速度不同，将造成输出电压的短暂不稳定现象，导致设定时间更加延迟。有鉴于此，本发明提供一种取样保持电路的切换运算放大器的设计，以有效解决已知技术所产生的问题。
发明内容
本发明的目的为提供一种具有较稳定输出电压电平的切换运算放大器。
本发明的另一目的为提供一具有较佳频宽控制特性的切换运算放大器。
本发明的再一目的为提供一具有快速设定输出电压特性的切换运算放大器。
本发明提供一种切换运算放大器，包含一偏压电路、一放大级电路及一缓冲级电路。偏压电路由一第一电流镜、一偏压讯号产生器、一低输出阻抗缓冲电路所组成，其中该第一电流镜由一参考电流(由一电流源产生)操作，在该第一电流镜的镜像端产生一第一镜像电流，该第一镜像电流流经该偏压讯号产生器时产生一第一偏压讯号，该第一电流镜的晶体管的栅极端则提供第二偏压讯号，该低输出阻抗缓冲电路以该第二偏压讯号为第一输入讯号、以一偏压输入讯号(由电阻分压电路产生)为第二输入讯号，以输出一第三偏压讯号，该第三偏压讯号与偏压输入讯号的偏压大小相当但具有相对小的输出阻抗。
低输出阻抗缓冲电路包含一第四晶体管、一第一差动对、一第二电流镜，其中该第一差动对的其中一晶体管为栅、漏极耦接型晶体管，该第一差动对的两个晶体管的漏极端再连接该第二电流镜的参考端及镜像端，上述的第一输入讯号输入于该第四晶体管的栅极端，该第二输入讯号输入于该第一差动对的一输入端，而于该第一差动对的晶体管为栅漏极耦接型晶体管端输出该第三偏压讯号。
放大级电路，该放大级电路由一第一晶体管、一第二差动对、一第三电流镜、第四电流镜、第五电流镜、一取样保持开关及一互补取样保持开关所组成，其中该第一晶体管由该第一偏压讯号开启，以提供该第二差动对的两个晶体管的漏极端所分别连接的该第三电流镜的参考端及第四电流镜的参考端电流，该第三电流镜的镜像电流由该第三偏压讯号所控制以决定是否将该第三电流镜的镜像电流引入该第五电流镜的参考端，而该第四电流镜的镜像端连接该取样保持开关与该互补取样保持开关，其中该第二差动对的两个晶体管的栅极端分别作为放大级电路的正、负电压输入端。
缓冲级电路，包含一电容及两个串联的第二晶体管及第三晶体管，其中该取样保持开关在取样时间时，由该第三偏压讯号控制该取样保持开关的通路以使该第四电流镜的镜像电流对该电容充电，同时该第五电流镜的镜像电流也对该电容充电，直到该第二差动对的正、负电压输入端的输入电压相等时，该电容停止充电，而该电容的端电压则做为该第二晶体管的输入讯号，该第二晶体管的漏极作为讯号输出端且反馈至该第二差动对的负电压输入端，该取样保持开关在保持时间时，该取样保持开关将关闭，以切断该第五电流镜的镜像电流，同时间该互补取样保持开关开启，以维持该第四电流镜的镜像电流。
藉由以下结合附图详细的描述，将可轻易明了上述内容及此项发明的诸多优点，其中图1为取样保持电路的示意图。
图2为已知技术关于图1的内部组成电路图。
图3为本发明一实施例的切换运算放大器的内部组成电路图。
附图符号说明10、20放大级电路 12、22偏压电路14、24缓冲级电路 26取样保持开关28互补取样保持开关220低输出阻抗缓冲电路
具体实施例方式本发明提供的切换运算放大器可以改善已知技术在切换取样/保持状态时，避免电流不稳定造成内部接地电位变化等诸多问题。以下列举一较佳实施例以说明本发明，但本领域的技术人员应知此仅为一举例，而并非用以限定发明本身。有关此较佳实施例的内容详述如下。
如图3所示的切换运算放大器包含一放大级电路20、一偏压电路22以及一缓冲级电路24。其中偏压电路22包含一第一电流镜(晶体管M15、M16)及低输出阻抗缓冲电路220(晶体管M18～M22)，电流源用以产生一参考电流i1，并经由第一电流镜的二晶体管M15、M16的栅极端产生偏压讯号bp0，此外，藉由第一电流镜的镜像端产生的镜像电流i2则经由一偏压讯号产生器(如图上的栅、漏极耦接的二极管型晶体管M17)产生偏压讯号bn0。偏压讯号bn0可提供放大级电路20的晶体管M0产生尾电流it(tail current)；偏压讯号bp0则用以驱动缓冲级电路24的PMOS晶体管M14。
低输出阻抗缓冲电路220则由晶体管M18、第一差动对(晶体管M19、M20)及第二电流镜(晶体管M21、M22)所组成，其中M18的栅极与M15、M16的栅极相耦接，并由偏压讯号bp0所驱动。此外，M18的漏极耦接M19、M20的源极，而晶体管M19的栅极耦接偏压输入讯号boc_in，M20的栅极与其漏极相耦接再耦接至晶体管M22的漏极。第二电流镜的晶体管M21的栅、漏极除耦接M22的栅极外，更耦接M19的漏极。
偏压讯号bp0用以驱动晶体管M18，而偏压输入讯号boc_in经过晶体管M19、M20形成的差动对及晶体管M21、M22形成的电流镜，以产生另一偏压讯号boc，其中偏压输入讯号boc_in由一电阻分压电路(图中未示)取得。因此，偏压讯号boc得以驱动放大级电路20的晶体管M7与M9，并提供给晶体管M8与M10在取样状态(开关S导通)下的栅极偏压。应注意的是，此处的缓冲电路具有较小的输出阻抗(output impedance)，并藉由做为负载的第二电流镜(晶体管M21、M22)，使得电压Vboc_in等于电压Vboc，以提供稳定的偏压讯号boc驱动放大级电路20的晶体管(M7、M8、M9、M10、M8a)。
放大级电路20包含第二差动对(晶体管M1、M2)、第三电流镜(晶体管M3、M5、M7)、第四电流镜(晶体管M4、M6)、第五电流镜(晶体管M9、M11、M12)、取样保持开关26(晶体管M8、M10)及互补取样保持开关28(晶体管M8a)。第二差动对中，晶体管M1、M2的栅极则分别作为放大级电路20的负、正电压输入端，并分别耦接至讯号VN及讯号VP，其中讯号VN回授自缓冲级电路24的讯号输出端VOUT，讯号VP是外界的输入讯号。此外，晶体管M1、M2的源极又耦接一晶体管M0的漏极，该晶体管M0藉由偏压讯号bn0以产生尾电流it。第三电流镜的晶体管M3及第四电流镜的晶体管M4的栅、漏极分别与M1、M2的各别漏极耦接。当晶体管M7、M8(或M8a)经偏压boc驱动，使得M0上的尾电流it得以产生晶体管M1的电流it1及晶体管M2的电流it2，其中电流it＝it1+it2，it1与it2的电流大小则分别由晶体管M1、M2的栅极偏压所决定。
藉由偏压讯号boc的驱动及第三电流镜(晶体管M3、M5、M7)的结构，于第三电流镜的镜像端(晶体管M5一侧)产生镜像电流it3，其中电流it3约近似于电流it1。另一方面，在取样状态下(开关S导通，H开路)，取样保持开关26的晶体管M8导通，使得电流it4约近似于电流it2。根据第五电流镜(晶体管M9、M11、M12)的结构，晶体管M9与取样保持开关26的晶体管M10的漏极分别与M7、M8的漏极相耦接，流经M11的电流it3得以经过第五电流镜的电流复制得到晶体管M12的电流it5。
缓冲级电路24是由一PMOS晶体管M14与一NMOS晶体管M13组成，M14的漏极与M13的源极相耦接并作为输出讯号端VOUT，此外，输出讯号端VOUT还回授到放大级电路20的负电压输入端VN。M13的栅极除耦接放大级电路20的晶体管M8与M10的漏极外，还耦接一电容Ch，因此，当放大级电路20的取样保持开关26开启(即取样状态，开关S导通)时(晶体管M8、M10皆导通，且M9为固定导通状态)，电流it3将等于电流it5，若电流it4不等于it5，放大级电路20由NZ点持续对电容Ch充电，直到电流it4等于it5，此时，输入讯号VP＝VN＝VOUT。
此外，放大级电路20中还包含一互补取样保持开关28(是由一PMOS晶体管M8a所构成)，M8a与M8的源极皆耦接至晶体管M6的漏极，M8a的漏极则接地。晶体管M8a的作用是于保持状态(开关H导通，S开路)下，当晶体管M8截止时(取样保持开关26关闭，互补取样保持开关28开启)，由晶体管M8a提供一电流路径，使得晶体管M6的镜像电流得以经由晶体管M8a导至接地端(GND)。因此，不论在取样/保持状态下，放大级电路20中的电流皆能维持稳定。
以本发明较佳实施例，在取样状态时，此时，晶体管M7、M8、M9、M10栅极端电压皆为偏压boc，故上述晶体管皆操作在工作区(active region)并形成通路状态，并由NZ点对电容Ch充电至一预定的电压值，使得负回授成立(可同时参考图1)，此时的输出电压VOUT＝VN＝VP；在保持状态时(开关S开路，H导通)，此时，晶体管M8、M10各自连接到VDD与GND，使得晶体管M8、M10关闭形成断路，导致输入讯号VP无法影响VOUT，而输出电压VOUT将因于取样状态时电容Ch所充电的电荷而保持在取样状态时的VOUT值。此外，放大级电路20中的晶体管M8虽截止但另有一晶体管M8a导通，且晶体管M7、M9也持续维持导通状态，使得保持状态与取样状态的总工作电流维持定值。
本发明的切换运算放大器的设计具有如下的优点(1)在本发明的放大级电路20中，由于晶体管M7、M9的栅极偏压皆固定在boc，使得M7、M9永远导通，再加上晶体管M8虽于保持状态截止，但是同时间晶体管M8a则导通，使得晶体管M6、M8a这一侧的电流得以顺利导入GND，进而使得放大级电路20中的总电流于取样状态与保持状态下几乎维持不变，让电路内部的GND电位与外部的GND电位不致因电流的剧烈变动，而影响输出电压的电平。
(2)在本发明的偏压电路22中仅利用一组偏压电流源，以产生放大级电路20与缓冲级电路24所需的偏压boc、bn0与bp0，使得切换运算放大器中各晶体管的偏压点与已知技术相比，更易控制在工作区，进而使得频宽的控制更为弹性。
(3)在本发明中于保持模式进入取样模式的瞬间，晶体管M8的栅极电压(由VDD变成boc)及晶体管M10的栅极电压(由GND变成boc)同时接到偏压boc，由于偏压boc接近VDD与GND的平均处，使得电荷瞬间中和以加速晶体管M8、M10栅极电压的设定时间，因此，NZ点的电压与输出电压VOUT即可快速设定到预定电压，提升操作速度。
本发明虽以较佳实例说明如上，然其并非用以限定本发明精神与发明实体于上述实施例。因此，在不脱离本发明的精神与范围的前提下所作的修改，均应包含在本申请的权利要求的范围内。
权利要求
1.一种切换运算放大器，至少包含一偏压电路，提供一第一偏压讯号、一第二偏压讯号以及一第三偏压讯号；一放大级电路，包括一第一晶体管、一第二差动对、一第三电流镜、第四电流镜、第五电流镜、一取样保持开关及一互补取样保持开关，其中该第一晶体管由该第一偏压讯号控制，以提供该第二差动对的两个晶体管所分别连接的该第三电流镜的参考端及第四电流镜的参考端电流，该第三电流镜的镜像电流由该第三偏压讯号所控制以决定是否将该第三电流镜的镜像电流引入该第五电流镜的参考端，而该第四电流镜的镜像端连接该取样保持开关与该互补取样保持开关，其中该取样保持开关与该互补取样保持开关两者为不同时导通状态，以维持该第四电流镜的镜像电流，该第二差动对的两个晶体管的栅极端分别作为正、负电压输入端；及一缓冲级电路，包含一电容、一第二晶体管及一第三晶体管，该电容一端连接到取样保持开关与第二晶体管的栅极，该第二晶体管的漏极连接到第三晶体管并作为讯号输出端且反馈至该第二差动对的负电压输入端，而该第三晶体管由该第二偏压讯号控制。
2.如权利要求1所述的切换运算放大器，其中该偏压电路，包括一第一电流镜、一偏压讯号产生器、一低输出阻抗缓冲电路，并以一参考电流操作在该第一电流镜上，产生该第二偏压讯号，该偏压讯号产生器连接该第一电流镜，产生该第一偏压讯号，该低输出阻抗缓冲电路连接该第一电流镜并以一偏压输入讯号，以产生该第三偏压讯号。
3.如权利要求2所述的切换运算放大器，其中上述的低输出阻抗缓冲电路包含一第四晶体管、一第一差动对、一第二电流镜，其中该第四晶体管以该第二偏压讯号控制，并连接到该第一差动对，该第一差动对与第二电流镜连接，使该偏压输入讯号输入到该第一差动对，以产生该第三偏压讯号。
4.如权利要求2所述的切换运算放大器，其中该参考电流由一电流源产生。
5.如权利要求2所述的切换运算放大器，其中该偏压输入讯号藉由一电阻分压电路产生。
6.如权利要求2所述的切换运算放大器，其中该第三偏压讯号与该偏压输入讯号的偏压大小相当但具有相对小的输出阻抗。
7.如权利要求2所述的切换运算放大器，其中该偏压讯号产生器使用一二极管型晶体管。
8.如权利要求1所述的切换运算放大器，其中该取样保持开关由串联的一第五晶体管与一第六晶体管所组成，藉由该第三偏压讯号以决定该取样保持开关的开启与关闭。
9.如权利要求1所述的切换运算放大器，其中该互补取样保持开关为一晶体管，其源极耦接该第四电流镜的镜像端，其漏极则接地，栅极由该第三偏压讯号控制以决定该互补取样保持开关的开启与关闭。
10.一种取样与保持切换运作的方法，适用于一切换运算放大器内，该切换运算放大器包括产生一第三偏压讯号的一偏压电路、一放大级电路以及一缓冲级电路，该放大级电路至少包括一第二差动对、一第四电流镜、一第五电流镜、一取样保持开关及一互补取样保持开关，该缓冲级电路至少包括一电容，该方法包括下列步骤当进行取样状态时，以该第三偏压讯号控制该取样保持开关的通路导通以使该第四电流镜的镜像电流与第五电流镜的镜像电流对该电容充电，并由该电容控制一输出电压反馈到第二差动对的负电压输入端，直到该第二差动对的正、负电压输入端的输入电压相等；及当进行保持状态时，该取样保持开关将关闭，以切断该第五电流镜的镜像电流与该第四电流镜的镜像电流对该电容充电，该电容进行放电以保持该输出电压的电平，同时该互补取样保持开关开启，以维持该第四电流镜的镜像电流。
全文摘要
一种切换运算放大器，包含一偏压电路、一放大级电路及一缓冲级电路。偏压电路由一第一电流镜、一偏压讯号产生器、一低输出阻抗缓冲电路所组成。放大级电路由一第一晶体管、一第二差动对、一第三电流镜、第四电流镜、第五电流镜、一取样保持开关及一互补取样保持开关所组成。缓冲级电路，包含一电容及一第二晶体管及一第三晶体管，其中藉由切换运算放大器的运作使得输出电压能够维持在稳定状态。
文档编号G11C27/00GK1588805SQ20041008571
公开日2005年3月2日 申请日期2004年10月15日 优先权日2004年10月15日
发明者刘智民 申请人:威盛电子股份有限公司