专利名称：用于存储开关的受控衬底电压的制作方法
技术领域：
本发明一般地涉及一种半导体存储集成电路(IC)，比如动态随机存取存储器(DRAM)，并更具体地涉及一种用于这种IC的受控衬底电压。
背景技术：
动态随机存取存储器(DRAM)是所有半导体集成电路(IC)中最常制造的产品。DRAM是数据存储器件，用于将数据存储为在存储电容器上的电荷。DRAM通常包括存储单元的阵列。每个存储单元包括存储电容器和用于向和从存储电容器转移电荷的晶体管。每个存储单元由字线(WL)寻址并且由位线(BL)对来访问。WL控制晶体管，使得晶体管将存储电容器耦合到BL对并且从BL对去耦合所述存储电容器，以便将数据写入存储单元和从存储单元读出数据。多个字线对应于多个行的存储单元，而多个位线对对应于多个列的存储单元。
DRAM阵列器件应当被设计为具有最小的漏电流，以便能够支持尽可能高的保持时间。因此，衬底电压通常连接到负电压电平，比如-0.5V，以便降低漏电流。但是，这增加了到衬底电压的源，由此增加了阈值电压并降低了器件性能(例如，降低了回写电流)。此外，DRAM器件可不共享公共的衬底，但可具有各自的衬底井(substratewell)。这些DRAM器件的例子包括在绝缘体上硅(SOI)DRAM和由于超出单元尺寸的埋带(BS)而使整个体部夹断的垂直(例如沟道技术)DRAM器件。BS提供从沟道到阵列器件漏极的向外扩散，由此提供了连接。因为BS水平地扩散，所以它最终连接到下一个沟道，与所述井分离。
因此，希望提供一种能够降低阵列器件阈值电压增加的解决方案。本发明的示例实施例主动地在存储器件工作期间调整衬底井电压。这就降低了体效应(即是由于衬底或本体电压的变化所引起的阈值电压的变化)并且因此能够在激活字线(WL)的同时提供改善的矩阵器件性能(例如降低数据不纯)。
本发明的上述和其它优点将通过参考下列描述并结合附图而变得更容易理解，在所述附图中，不同附图的相应标记是指对应的部分，其中图1图示地说明根据现有技术的DRAM电路实现；图2图示地说明根据本发明的DRAM电路实现的示例实施例；图3图示地说明根据现有技术的垂直单元布置图；和图4图示地说明根据本发明的包括体触点(body contact)的垂直单元布置图的示例实施例。
具体实施例方式
尽管在这里根据特定的感测方案和电压条件来讨论所给出和使用的本发明的不同实施例，但是应当理解的是，本发明提供可在各种条件下实施的许多创造性原理。在这里讨论的特定实施例仅仅是说明实现和使用本发明的特定方式，而不意味着限制本发明的范围。
本发明提供了一种降低动态随机存取存储器(DRAM)的阈值电压增加的解决方案，由此提高了器件在工作期间的性能。如这里描述那样使用体触点能够在DRAM工作期间提供可变的衬底电压。体触点可以改变激活的存储单元的体偏置，同时维持不活动的存储单元的体偏置。这就能降低体效应(即是由于衬底或本体电压的变化所引起的阈值电压的变化)并且因此能够在激活字线(WL)的同时提供改善的矩阵器件性能(例如降低数据不纯)。
图1图示地说明根据现有技术的DRAM电路实现100。字线驱动器末级110驱动连接到存储单元130和140的WL120。值从存储单元130和140被分别读出到位线(BL)137和147上。存储单元130和140分别包括晶体管开关133和143。晶体管133和143的衬底井135和145都分别连接到-0.5V的固定电位。
如图2所示，本发明的示例实施例可修改电路实现100，从而包括晶体管210、体触点220和电阻器230。晶体管210的源极213和栅极215可分别连接到末级110和WL120。晶体管210的漏极217可通过体触点220连接到电阻器230。晶体管210耦合到体触点220，体触点220连接到存储单元130和140的衬底井135和145。在一些示例实施例中，比如220的体触点可连接到所有与字线(比如WL120)连接的所有阵列器件的衬底井。在图2所示的示例实施例中，如果WL120不活动，那么体触点220将经由电阻器230连接到-0.5V的固定电位。一旦WL120被激活，只要晶体管开关210的接通电阻比电阻器230的电阻低很多时(例如低4-9倍)，体触点220上的电位就被调整为0V。这导致在激活WL120的同时，体效应得到减小并且阵列器件的性能得到改善。
图3图示地说明根据现有技术的垂直单元布置图300。沟道存储器单元310都具有单个的埋带(用黑色示出)。单元310由它们相应的WL320来寻址并且具有相应的未隔离(例如连接到晶片衬底)的衬底井330。
如图4的示例垂直单元布置图400所说明的，本发明的示例实施例提供体触点行410。在一些实施例中，每个体触点行410对应于一个相应的体触点220(也参看图2)，由此保证如上所述的在衬底井430上限定的电压电平。
尽管已经详细描述了本发明的示例实施例，然而本领域的技术人员将理解，可对其作各种的修改而不偏离如所附权利要求中叙述的本发明的精神和范围。
权利要求
1.一种DRAM设备，包括一个存储单元，包括具有衬底井的晶体管；和一个与所述衬底井耦合的电压调整器，用于调整所述衬底井上的电压。
2.如权利要求1所述的设备，包括与所述存储单元耦合的输入端，用于访问所述存储单元，所述电压调整器耦合到所述输入端，并且响应于所述输入端的激活以调整所述衬底井上的电压。
3.如权利要求2所述的设备，其中所述输入端是字线。
4.如权利要求2所述的设备，其中所述电压调整器包括与所述输入端和所述衬底井耦合的开关，所述开关响应于所述输入端的激活以启动对所述衬底井上电压的调整。
5.如权利要求4所述的设备，其中所述电压调整器包括在预定电压上与所述开关耦合的节点。
6.如权利要求5所述的设备，其中所述节点耦合到所述衬底井。
7.如权利要求5所述的设备，其中所述电压调整器包括串联连接在所述开关和所述节点之间的电阻器。
8.如权利要求7所述的设备，其中所述开关包括一个晶体管，所述晶体管具有与输入端耦合的栅极、与所述电阻器和衬底井耦合的漏极，以及与电压源耦合的源极。
9.如权利要求5所述的设备，其中所述电压调整器包括在另一个预定电压上与所述开关耦合的另一个节点。
10.如权利要求9所述的设备，其中所述电压调整器包括串联连接在所述第一次提及的节点和所述开关之间的电阻器，所述开关响应于所述输入端的激活以将所述电阻器连接到所述另一个节点，将所述衬底井连接到所述电阻器。
11.如权利要求10所述的设备，其中所述第一次提及的电压大约为-0.5伏特，并且所述另一个电压大约为0伏特。
12.如权利要求1所述的设备，包括多个所述存储单元，这些存储单元具有与之连接在一起并与所述电压调整器连接的所述衬底井。
13.一种用于对访问存储器件中的数据存储元件进行控制的设备，包括一个用于访问所述数据存储元件的晶体管，所述晶体管包括衬底井；和一个与所述衬底井耦合的电路，用于调整所述衬底井上的电压。
14.如权利要求13所述的设备，包括与所述晶体管耦合的输入端，用于对访问所述数据存储元件进行控制，所述电路耦合到所述输入端，并且响应于所述输入端的激活以调整所述衬底井上的电压。
15.如权利要求14所述的设备，其中所述电路包括与所述输入端和所述衬底井耦合的开关，所述开关响应于所述输入端的激活以启动对所述衬底井上电压的调整。
16.如权利要求15所述的设备，其中所述电路包括在预定电压上与所述开关耦合的节点。
17.如权利要求16所述的设备，其中所述电路包括在另一个预定电压上与所述开关耦合的另一个节点。
18.如权利要求17所述的设备，其中所述电路包括串联连接在所述第一次提及的节点和所述开关之间的电阻器，所述开关响应于所述输入端的激活以将所述电阻器连接到所述另一个节点，将所述衬底井连接到所述电阻器。
19.如权利要求13所述的设备，其中所述数据存储元件包括一个电容器。
20.一种用于访问存储器件中的数据存储电容器的方法，该方法包括激活用于访问所述数据存储元件的晶体管的节点；和响应于所述激活步骤以调整所述晶体管的衬底井上的电压。
21.如权利要求20所述的步骤，其中所述激活步骤包括激活晶体管的栅极。
全文摘要
存储器件中的体触点的活动控制能在器件工作期间提供可变的衬底电压。体触点可用于调整激活的存储单元中开关的体偏置，同时维持不活动的存储单元中开关的体偏置。这就能降低体效应(即是由于衬底或本体电压的变化所引起的阈值电压的变化)并且因此能够在激活字线(WL)的同时提供改善的矩阵器件性能(例如降低数据不纯)。
文档编号G11C11/404GK1846274SQ200480024932
公开日2006年10月11日 申请日期2004年8月17日 优先权日2003年8月29日
发明者P·佩赫米勒 申请人:因芬尼昂技术股份公司