专利名称：可程式化二极管在读取及程式化操作期间控制电流的方法
技术领域：
本发明涉及一种记忆体(即存储介质、存储器、内存，以下均称为记忆体)元件的操作方法的可程式化二极管在读取及程式化操作期间控制电流的方法，特别是涉及有关于一种记忆体元件在读取及程式化操作(readand program operation)期间控制电流变动的方法。
背景技术：
已知记忆体架构是使用字元线(即字符线，以下均称为字元线)及位元线来存取由记忆体架构所定义的记忆胞。三维(three dimension)的记忆体结构包括许多堆栈的记忆体材料层。图1是图示一种三维记忆体结构。其中，此记忆体结构包括字元线12及位元线10，且字元线12及位元线10是连接于字元线及位元线解码晶体管14。此外，位元线10是连接于可程式化二极管16。在读取及程式化操作期间，位元线解码晶体管14选择一相对应于一记忆胞的字元线及位元线进行存取(图中未表示)。在如图1所图示的三维记忆体结构中，解码晶体管层用于特定材料层中字元线及位元线的操作。因此，等效电路可用于与可程式化二极管16与串联电阻(图中未表示)连接的两金氧半导体场效晶体管(MOSFET)上。一般来说，位元线解码晶体管14作为一开关使用。其中，当此晶体管被导通的时候，施加一高闸极电压(gate voltage，VG)使金氧半导体场效晶体管在一低电阻的状态，因此金氧半导体场效晶体管作为一开关使用。
大体而言，一读取及程式化操作是藉由施加固定高电压在所选定的字元线及位元线上来完成。然而，二极管电流在读取操作期间，将随着电压以指数方式进行变动。因此，在读取操作期间，由于字元线及位元线的串联电阻中小元件的变动或是负载效应(loading effect)，会导致电流产生大幅度的变动。在这种情况下，读取操作期间所需的电压必须增加，以确保电流在通过可程式化二极管时会大于在读取操作期间预先计算所需的电压。在读取及程式化操作期间，由于所产生的高电流会使得一些二极管承受较大的压力。当可程式化的二极管倾向于进入一非程式化状态，此二极管所承受的压力将导致可靠度的问题，此时二极管将呈现断路(opencircuit)。
图2及图3是图示当电压有小辐改变时在读取操作期间电流相对较大的变动。图2的图形是图示在读取操作期间所施加的总电流。其中，Y轴是用以表示总电流值，而X轴是用以表示施加电压值。从图中可以看到，由于负载效应及二极管的变动将产生如图中区域22所示总电流差异很大的两种状况。
图3更进一步图示由于电压有小辐改变时二极管电流相对较大变动的一种情况。在图3中，在读取操作期间X轴是用以表示电压值，Y轴是用以表示电流值。在此一范例中，所需的最小读取电流以线条32表示。根据图3所示，此最小电流所需电压为VR。对于VR的选择是确保所有二极管都可被正确的读取。然而，在此范例中相同的VR之下，在读取操作期间一些二极管所需的电流为图中所示线条34及线条36所对应的电流值，因此在读取操作期间通过这些二极管的电流会大于所需的最小电流。也就是说，线条34及线条36所对应的电流值会相对大于线条32所对应的电流值。如上所述，这些具有高电流值的二极管很可能承受较大的压力。
同样地，在“导通(On)”的状态下，可程式化二极管的特性强烈取决于程式化操作期间的所需电流。因此，在程式化操作期间，二极管上的电流会维持在一固定值以防止元件特性的变动。
过去，在读取及程式化操作期间，会在字元线及位元线上施加一固定电压。然而，当这个方法不能解决在读取操作期间二极管电流具有较大变动的议题时，则这个方法不能被证明是有效的。
由上述可知，目前迫切需要一种在读取及程式化操作期间极小化电流值变动的方法。
由此可见，上述现有的记忆体架构方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决其中存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法中又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的记忆体架构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的可程式化二极管记忆体阵列(即数组，以下均称为阵列)在读取及程式化操作期间控制电流变动的方法，能够改进一般现有的记忆体架构，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的记忆体架构存在的缺陷，而提供一种新的可程式化二极管在读取及程式化操作期间控制电流的方法，所要解决的技术问题是使一解码结构中的位元线解码器作为电流限制器使用，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其中包括在一字元线解码晶体管的一第一闸极上施加一第一电压；在一位元线解码晶体管的一第二闸极上施加一第二电压，其中该第一电压高于该第二电压；在该字元线解码晶体管的一汲极上施加一第三电压；以及维持该位元线解码晶体管的一源极电压约在0伏特。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其中所述的字元线解码晶体管包括金氧半导体晶体管。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其中所述的位元线解码晶体管包括金氧半导体晶体管。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，更包括使该字元线解码晶体管作为一开关使用。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其中所述的第一闸极上施加该第一电压的操作方法中，该第一电压的范围包括在5伏特到10伏特之间。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，更包括使该位元线解码晶体管作为一电流限制器使用。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其中所述的第二闸极上施加该第二电压的操作方法中，该第二电压的范围包括在1伏特到5伏特之间。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其中所述的在该位元线解码晶体管的该第二闸极上施加该第二电压的操作方法中，是使得在该读取操作期间产生的一电流为固定值。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其中所述的电流约等于一金氧半导体场效晶体管的一饱和电流。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的可程式化二极管记忆体阵列在读取及程式化操作期间限制一字元线解码晶体管的总电流的方法，其中包括在该位元线解码晶体管的一闸极上施加一电压；以及在该位元线解码晶体管上施加一源极电压，其中该源极电压约为0伏特，是使得在该读取及程式化操作期间该位元线解码晶体管的一汲极饱和电流为固定值。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间限制一字元线解码晶体管的总电流的方法，更包括藉由在该位元线解码晶体管的该闸极上施加该电压，以控制在该读取及程式化操作期间的该电流。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间限制一字元线解码晶体管的总电流的方法，其中所述的其中所述的位元线解码晶体管包括金氧半导体晶体管。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间限制一字元线解码晶体管的总电流的方法，更包括在该闸极式施加该电压，其中该电压的范围包括在1伏特到5伏特之间。
前述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，更包括维持该位元线解码晶体管的一源极到汲极电压小于该位元线解码晶体管的该闸极电压。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下为了达到上述目的，依据本发明的记忆体在读取及程式化操作期间控制电流变动的方法。首先，在一记忆体中一字元线解码晶体管的一第一闸极上施加一第一电压。接着，在一位元线解码晶体管的一第二闸极上施加一第二电压，其中第一电压高于第二电压。然后，在字元线解码晶体管的一汲极上施加一第三电压并从此节点读取电流值。其中，此读取电流取决于第二电压。另一方面，读取电流大体上与第三电压及元件变动互相独立。
又，为了达到上述目的，依据本发明的一种在读取及程式化操作期间限制总电流的方法。首先，在一位元线解码晶体管的一闸极上施加一电压。接着，在一位元线解码晶体管上施加一源极电压，其中源极电压约为0伏特，是使得在读取及程式化操作期间位元线解码晶体管的一汲极饱和电流为固定值。
经由上述可知，本发明涉及一种记忆体结构在读取及程式化操作期间控制电流变动的方法，首先在一字元线解码晶体管的第一闸极上施加一第一电压。接着，在一位元线解码晶体管的第二闸极上施加一第二电压，其中第一电压高于第二电压。此外，位元线解码晶体管的源极电压约维持在0伏特。
借由上述技术方案，本发明可程式化二极管在读取及程式化操作期间控制电流的方法至少具有下列优点第一，依照本发明所提出的方法可避免在读取及程式化操作期间由于二极管变动及负载效应所产生的电流变动。第二，本发明所提出的方法在既存的系统就可使用，不须在新的电路系统或是制程上作额外的花费。第三，本发明所提出的方法可有效控制电流，使二极管不会因电流变动而遭受压力。第四，本发明所提出的方法可以简单的整合至三维记忆体中。
综上所述，本发明特殊的可程式化二极管在读取及程式化操作期间控制电流的方法可以使一解码结构中的位元线解码器作为电流限制器使用，其具有上述诸多的优点及实用价值，并在同类方法中未见有类似的设计公开发表或使用而确属创新，其不论在方法上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1是图示一种已知三维记忆体中字元线及位元线连接到解码器的电路图。
图2是图示一种当电压有小辐改变时在读取操作期间电流较大的变动的曲线图。
图3是图示一种在读取操作期间当电压有小辐改变时二极管电流压力(current stress)的曲线图。
图4是图示本发明一较佳实施例中一种同时用于字元线及位元线解码晶体管层的记忆体的等效电路图。
图5是图示本发明一较佳实施例中一种取决于闸极电压而非取决于读取电压的读取电流的曲线图。
图6是图示本发明一较佳实施例中一种在读取操作期间应用电流限制器时的微小电流变化的曲线图。
10位元线 12字元线14位元线解码晶体管16、406二极管22区域32、34、36、502、504、602线条402字元线解码晶体管 404电阻408、416闸极 410、417源极412位元线解码晶体管 414、415汲极具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的可程式化二极管在读取及程式化操作期间控制电流的方法，其具体实施方式
、方法、特征及其功效，详细说明如后。
在本发明一较佳实施例中，提供一记忆体结构，此记忆体结构是具有多数个含有解码结构的记忆体核心记忆胞。其中，记忆体结构的一记忆胞在一字元线及一位元线的交叉处被存取。一读取或程式化操作，是藉由施加两不同电压在对应于被存取的记忆胞的字元线及位元线上而被导通。
图4是在一记忆体结构中连接解码晶体管的字元线及位元线的记忆体的简化等效电路图。其中，解码晶体管是用以选择对应于一记忆胞的字元线及位元线，并进行一读取及程式化操作。上述所提及的”程式化操作”包括一写入操作(write operation)。此电路包括字元线解码晶体管402及电阻404。其中，电阻404是作为记忆体中字元线及位元线的电阻。此电路更进一步包括一个二极管406，是用以控制电流流至位元线解码晶体管412。
在本发明较佳实施例中，在字元线解码晶体管402的闸极416上施加一第一电压VG1。其中，第一电压VG1高到可使晶体管的电阻够低，以使得晶体管大体上可作为开关使用，而字元线解码晶体管402较佳使用的例如是金氧半导体场效晶体管，且第一电压VG1的范围例如在5伏特～10伏特之间。
图4更进一步包括一个二极管406，是用以控制电流流至位元线解码晶体管412。在位元线解码晶体管412的闸极408上施加一第二电压VG2。其中，且施加第二电压VG2的范围例如在1伏特～5伏特之间。此外，位元线解码晶体管412的源极410的电压例如是0伏特。一结合源极410电压的可调整第二电压VG2，可使得位元线解码晶体管412作为电流限制器使用。由上述可知，在读取操作期间有助于总电流的维持，且电流约等于位元线解码晶体管412的饱和电流。因此，电流大体上维持一固定值，以避免在读取及程式化操作期间电流的变动。
如此一来，在读取操作期间的总电流大体上与读取电流相互独立。其中，在读取操作期间的总电流主要取决于位元线解码晶体管412的闸极电压。也就是说，总电流和闸极电压具高度相关。因此，二极管406将不会遭受到由高电流所带来的任何压力。此外，这种闸极电压和总电流间高度相关的关系，也有助于缓和由二极管406变动及负载效应所导致的电流变动。另外，在本发明一较佳实施例中，维持位元线解码晶体管412的源极410的电压约在0伏特，以至于源极410与汲极414之间的电压低于闸极电压，因此可以避免位元线解码晶体管412形成断路(turn off)。
图5是图示本发明一较佳实施例的等效电路中负载线分析的最佳方法。请参阅图5所示，X轴是用以表示在读取操作期间的电压值，Y轴是用以表示通过二极管的电流值。其中，线条502表示在读取操作期间穿过二极管(参阅图4)的电流。如图5线条504所对应的电流值所示，利用本发明提出的方法，在二极管电流中总电流的变动量相对较小。
总读取电流I大体上与二极管特性以及读取电压VR相互独立。根据本发明一较佳实施例，金氧半导体场效晶体管的闸极电压范围在VGA～VGN之间，是用以控制读取电流。由图5可以看到，通过二极管的电流并不会取决于读取电压VR，而是取决于闸极电压VGA～VGN。
图6更进一步图示本发明一较佳实施例中一种在读取操作期间总电流的微小变化。请参阅图6所示，X轴是用以表示在读取操作期间的电压VR，Y轴是用以表示在读取操作期间的电流IR。图6是图示本发明一较佳实施例中当图4中的位元线解码晶体管412作为一电流限制器时，对应于这些线条602的电流值间的微小变化。
在本发明一较佳实施例中，记忆体结构是为一多层的记忆体结构，例如是一个三维记忆体结构。此外，本发明可延伸应用于其它合适的三维记忆体结构，例如是硫族化合物随机存取记忆体(chalcogenide randomaccess memory，CRAM)。
请继续参阅图4，在本发明另一较佳实施例中，包括在读取操作期间，于一多层记忆体结构中限制通过位元线解码晶体管412的总电流的一种方法。其中，此方法包括在位元线解码晶体管412的闸极408上施加如上所述可调整的电压VG1。此方法更包括维持位元线解码晶体管412中源极410的电压约在0伏特，以至于位元线解码晶体管412中源极410与汲极414之间的电压低于闸极电压VG2。如此一来，可以避免位元线解码晶体管412意外的形成断路。此外，在字元线解码晶体管402中汲极415上施加一第三电压，并在此节点(node)上读取电流值。大体上，读取电流是取决于第二电压，而非取决于第三电压及元件的变动。由此可知，字元线解码晶体管402并不适合作为电流限制器。这是因为读取电压是施加在字元线解码晶体管402的汲极415上。如果字元线解码晶体管402的闸极电压VGA是小于源极417与汲极415的电压时，将使得字元线解码晶体管402形成断路。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于其包括以下步骤在一字元线解码晶体管的一第一闸极上施加一第一电压；在一位元线解码晶体管的一第二闸极上施加一第二电压，其中该第一电压高于该第二电压；在该字元线解码晶体管的一汲极上施加一第三电压；以及维持该位元线解码晶体管的一源极电压约在0伏特。
2.根据权利要求1所述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于其中所述的字元线解码晶体管包括金氧半导体晶体管。
3.根据权利要求2所述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于其中所述的位元线解码晶体管包括金氧半导体晶体管。
4.根据权利要求1所述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于更包括使该字元线解码晶体管作为一开关使用。
5.根据权利要求1所述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于其中所述的第一闸极上施加该第一电压的操作方法中，该第一电压的范围包括在5伏特到10伏特之间。
6.根据权利要求1所述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于更包括使该位元线解码晶体管作为一电流限制器使用。
7.根据权利要求1所述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于其中所述的第二闸极上施加该第二电压的操作方法中，该第二电压的范围包括在1伏特到5伏特之间。
8.根据权利要求1所述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于其中所述的在该位元线解码晶体管的该第二闸极上施加该第二电压的操作方法中，是使得在该读取操作期间产生的一电流为固定值。
9.根据权利要求8所述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于其中所述的电流约等于一金氧半导体场效晶体管的一饱和电流。
10.一种可程式化二极管记忆体阵列在读取及程式化操作期间限制一字元线解码晶体管的总电流的方法，其特征在于其包括以下步骤在该位元线解码晶体管的一闸极上施加一电压；以及在该位元线解码晶体管上施加一源极电压，其中该源极电压约为0伏特，是使得在该读取及程式化操作期间该位元线解码晶体管的一汲极饱和电流为固定值。
11.根据权利要求10所述的可程式化二极管记忆体阵列在读取及程式化操作期间限制一字元线解码晶体管的总电流的方法，其特征在于更包括藉由在该位元线解码晶体管的该闸极上施加该电压，以控制在该读取及程式化操作期间的该电流。
12.根据权利要求10所述的可程式化二极管记忆体阵列在读取及程式化操作期间限制一字元线解码晶体管的总电流的方法，其特征在于其中所述的位元线解码晶体管包括金氧半导体晶体管。
13.根据权利要求10所述的可程式化二极管记忆体阵列在读取及程式化操作期间限制一字元线解码晶体管的总电流的方法，其特征在于更包括在该闸极式施加该电压，其中该电压的范围包括在1伏特到5伏特之间。
14.根据权利要求9所述的可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法，其特征在于更包括维持该位元线解码晶体管的一源极到汲极电压小于该位元线解码晶体管的该闸极电压。
全文摘要
本发明是有关于一种可程式化二极管记忆体阵列在读取及程式化操作期间控制电流变动的方法。该记忆体结构在读取及程式化操作期间控制电流变动的方法，首先在一字元线解码晶体管的第一闸极上施加一第一电压。接着，在一位元线解码晶体管的第二闸极上施加一第二电压，其中第一电压高于第二电压。此外，位元线解码晶体管的源极电压约维持在0伏特。本发明还提出一种可程式化二极管记忆体阵列在一读取及程式化操作期间限制一字元线解码晶体管的总电流的方法。本发明所提出的方法可避免在读取及程式化操作期间由于二极管变动及负载效应所产生的电流变动，有效控制电流。
文档编号G11C11/36GK1697076SQ20051000886
公开日2005年11月16日 申请日期2005年2月24日 优先权日2004年5月14日
发明者吕函庭, 李明修 申请人:旺宏电子股份有限公司