专利名称：半导体集成电路和半导体器件以及光盘记录装置的制作方法
技术领域：
本发明涉及半导体集成电路、包括它的半导体器件和包括它的光盘记录装置，该半导体集成电路用于光盘记录装置，具有用于通过选择开关选择并输出来自并排设置的信号处理电路的输出的部位。
背景技术：
作为一个信号处理电路的采样保持电路，由于在输出部分连接有用于蓄积电荷的电容器，所以通过缓冲器电路而与后级的负载电路连接。即，如果采样保持电路不通过缓冲器电路而连接到后级的负载电路，则电容器上所蓄积的电荷会流入到后级的负载电路，难以获得保持功能。而且，即使是低通滤波器等信号处理电路，为了避免后级负载电路的输入阻抗的影响，也通过缓冲器电路而与后级的负载电路连接。
在用于光盘装置的半导体集成电路中，在多个部位有选择采样保持电路的输出和其他信号处理电路的输出而进行动作的部分(例如专利文献1)。作为这样的例子，存在图4所示的具有下述部分的半导体集成电路用模拟开关20选择来自通过了缓冲器电路30a的采样保持电路1的输出和来自通过了缓冲器电路30b的低通滤波器10的输出，并将该输出通过由电阻R101、运算放大器60、电阻R102构成的反向放大器放大输出。
专利文献1特开2002-325039号公报发明内容发明要解决的问题在图4所示那样的半导体集成电路中，当运算放大器60输出的振幅小时，面对在输出信号中产生失真，本发明人考察如下。
当时钟信号CLK2为高电平时，模拟开关20为选择状态，将通过缓冲器电路30a的来自采样保持电路1的输出被输出到运算放大器60。如果将从运算放大器60输出的流过电阻R102，R101的电流假设为i、将从运算放大器60输出的电压假设为Vout、将通过缓冲器电路30a的从采样保持电路1输出的电压假设为VSHO、将决定运算放大器60的放大率的电阻R101、R102的电阻值分别假设为R101、R102、将模拟开关20的导通电阻假设为RSW、以及将输入到运算放大器60的基准电压假设为Vref，则下式成立。
Vref＝Vout-i×R101(式1)[式2]Vout-i(R102+R101+RSW)＝VSHO(式2)变形式1、式2，得到下式[式3]Vout=R102(Vref-VSHO)R101+RSW+Vref]]>(式3)式3表示运算放大器60的输出因模拟开关20的导通电阻RSW导致的与希望的输出偏差，由此表示失真。特别地，由于模拟开关20的导通电阻RSW在输入电压处于中间值附近时发生较大的变动，因此当运算放大器60的输出的振幅小时，运算放大器60的输出信号的失真相对变大。
鉴于上述理由，本发明的目的是，降低半导体集成电路中其输出信号的失真，在该半导体集成电路中，在多个部位有选择采样保持电路的输出和其他信号处理电路的输出而进行动作的部分。
用于解决课题的方法方案1记载的发明是一种半导体集成电路，特征在于，包括第一信号处理电路，其具有第一电容器，第一电容器被连接到输出部分；第二信号处理电路，其与所述第一信号处理电路并排设置；选择开关，其选择并输出所述第一信号处理电路的输出和所述第二信号处理电路的输出；缓冲器电路，其输入所述选择开关的输出；放大器，其被设置在所述缓冲器电路的后级，至少具有第一和第二电阻。
方案2记载的发明是根据方案1记载的半导体集成电路，特征在于，所述第二信号处理电路还具有第二电容器，所述第二电容器被连接到输出部分。
方案3记载的发明是根据方案1或者2记载的半导体集成电路，特征在于，所述第一信号处理电路是采样保持电路。
方案4记载的发明是根据方案1到3任何一项记载的半导体集成电路，特征在于，所述选择开关是模拟开关。
方案5记载的发明是根据方案1到4任何一项记载的半导体集成电路，特征在于，所述第二信号处理电路是低通滤波器。
方案6记载的发明是一种半导体集成电路，特征在于，包括采样保持电路和低通滤波器，其将来自用于测量光盘反射光的光电二极管的检测电流变换成电压，并且输入所述被变换过的电压；选择开关，其选择并输出所述采样保持电路的输出和所述低通滤波器的输出；缓冲器电路，其输入了所述选择开关的输出；放大器，其被设置在所述缓冲器电路的后级，至少具有第一和第二电阻，所述采样保持电路和所述低通滤波器被并排设置，根据对所述光盘的写入速度进行所述选择开关的控制。
方案7记载的发明是半导体器件，特征在于，包括方案1到6任何一项记载的半导体集成电路。
方案8记载的发明是光盘记录装置，特征在于，包括方案7记载的半导体器件，在进行对光盘的写入时，根据来自用于测量激光功率的光电二极管的输出来设定所述激光功率的最佳值，以及通过比较所述被设定的最佳值和由用于测量所述光盘反射光的光电二极管所测量的测量值而调整所述激光二极管的发射光的强度。
发明效果本发明的半导体集成电路和包括它的半导体器件，在选择采样保持电路(第一信号处理电路)的输出和其它信号处理电路(第二信号处理电路)的输出而进行动作的部分中，由于通过选择开关首先选择第一信号处理电路的输出，接着经由缓冲器电路而被输出，因此能够降低输出信号的失真。
图1是使用了本发明实施形式的半导体器件的光盘记录装置。
图2是用于说明图1光盘记录装置的动作的时序图。
图3是本发明的半导体集成电路和包括它的半导体器件的实施形式的电路图。
图4是现有技术半导体集成电路的电路图。
标号说明1采样保持电路(第一信号处理电路)；5第一电容器；10低通滤波器(第二信号处理电路)；12第二电容器；20模拟开关(选择开关)；30缓冲器电路；60构成反向放大器的运算放大器；R1、R2构成反向放大器的电阻；120激光二极管；124光电二极管(测量发射光)；128 CPU；130光电二极管(测量反射光)；134采样保持电路；136低通滤波器；138模拟开关(选择开关)；VDD电源电位；GND接地电位。
具体实施例方式
下面，说明用于实施本发明的最佳实施形式。图1是使用了本发明的半导体器件的光盘记录装置，图2是用于说明图1光盘记录装置的动作的时序图，图3是本发明的半导体集成电路和包括它的半导体器件的实施形式的电路图。
下面论述图1所示的光盘记录装置的结构。图1中，120是激光二极管，122是光盘记录装置上所安装的光盘，124是用于测量激光二极管的发射光的光电二极管，125是读信号处理部，126是读功率调整电路，128是用于控制整体操作的CPU。130是用于测量来自光盘122的反射光的光电二极管，132是用于将来自反射光监控用光电二极管的电流变换成电压的I/V变换电路。134、136是分别并排设置的采样保持电路和低通滤波器，它们的输出通过模拟开关138和增益调整电路140而输出到比较器142，进而被传输到光功率调整电路144。
以133所示的部位为中心来说明图1所示光盘记录装置的动作。采样保持电路134基于来自CPU 128的CLK1，在激光二极管120每次被驱动时重复采样动作和保持动作。然后，保持经由反射光监控用光电二极管1 30从I/V变换电路132输出的每个脉冲峰值的大小，并进行设为用于表示反射光大小的指标的动作。在图2的(A)中，由测量反射光的光电二极管130输出的电流随着时间而增大，并且以CLK1脉冲的定时保持将该电流变换之后的电压。然后，将所保持的值传送到后级的增益调整电路140，并作为Vout表示反射光的大小的指标。
图1的低通滤波器136对于从反射光监控用光电二极管130输出的脉冲进行积分，并且将该检测的积分值作为表示反射光的大小的指标。根据该方法，通过从反射光监控用光电二极管130输出的脉冲的疏密来决定用于表示反射光的大小的指标，但由于在光盘122中所写入的数据上进行了EFM调制(8到14调制)，在某个一定区间被调整，以使I/V变换电路132检测的脉冲的疏密区间相等，因此不会产生这种问题。在图2的(B)中，由反射光监控用光电二极管130输出的电流随着时间而增大，随着这种增大，由低通滤波器136检测的积分值也变大。然后，将所检测出的积分值传输到后级的增益调整电路140，并作为Vout而设为表示反射光的大小的指标。
再有，图1的采样保持电路134主要在低速写入时被选择，低通滤波器136主要在高速写入时被选择。其理由是，尽管经由采样保持电路134所得的值为更正确的指标，但在高速写入时使用采样保持电路134之时，由于图1和图2所示的CLK1也同样在高倍速下动作，因此难以形成该CLK1所输入的脉冲。由于上述理由，一般不进行相同速度写入时在采样保持电路134和低通滤波器136之间的切换。
在所安装的光盘122的种类(例如CD-R、CD-RW)被切换的情况下，或者在择一地选择采样保持电路134和低通滤波器136时，使用图1的增益调整电路140以对比较器142输入的电压Vout进行微调。
比较器142进行比较，以通过比较来自CPU 128的用于驱动激光二极管120而进行写入的最佳值Vref与经过增益调整电路140输出的来自用于测量反射光的光电二极管130的信号，并且经过反馈，使激光二极管120的激光功率与来自CPU 128的值Vref相等。
下面，使用图3详细说明图1所示的虚线部分133。图3中，1是第一信号处理电路即采样保持电路，由模拟开关和第一电容器即电容器5构成，该模拟开关由P型MOS晶体管2、N型MOS晶体管3和反相器4构成。电容器5被连接在接地电位和采样保持电路1的输出部分之间。该采样保持电路1根据时钟信号CLK1来决定是变为用于采样输入信号IN1的采样状态还是用于保持输出的保持状态。来自采样保持电路1的输出被输入到选择开关即模拟开关20。
10是第二信号处理电路即低通滤波器，由输入了输入信号IN2的电阻11和在输出与接地电位之间连接的第二电容器即电容器12构成。电容器12被连接在低通滤波器10的输出部分和接地电位之间。该低通滤波器10的输出也被输入到模拟开关20。
模拟开关20由P型MOS晶体管21、24、N型MOS晶体管22、25、反相器23、26构成。该模拟开关20根据时钟信号CLK2的状态而选择采样保持电路1和低通滤波器10的其中一个的输出而输出到缓冲器电路30。
缓冲器电路30将P型MOS晶体管31，32作为输入晶体管。P型MOS晶体管31、32的源极被相互连接并被连接到PNP型晶体管40的集电极。P型MOS晶体管31、32的漏极被分别连接到相互镜像耦合的NPN型晶体管33、34的集电极。NPN型晶体管34的集电极连接到NPN型晶体管35的基极，NPN型晶体管35的集电极连接到PNP型晶体管41的集电极和NPN型晶体管36的基极，NPN型晶体管36的发射极连接到NPN型晶体管38的集电极。NPN型晶体管36的发射极变成缓冲器电路30的输出部分。镜像耦合的NPN型晶体管37连接到NPN型晶体管38，PNP型晶体管42的集电极连接到NPN型晶体管37的集电极。PNP型晶体管40、41、42的基极被共同连接，并且被连接到PNP型晶体管39的基极和PNP型晶体管43的发射极。PNP型晶体管39的集电极和PNP型晶体管43的基极被相互连接，并通过恒流源53连接到接地电位。PNP型晶体管43的集电极被连接到接地电位。PNP型晶体管39、40、41、42的发射极分别通过电阻44、45、46、47而连接到电源电位。NPN型晶体管33、34、35、37、38的发射极分别通过电阻48、49、50、51、52而连接到接地电位。而且，该缓冲器电路30的输出通过电阻R1而被输入到运算放大器60。
运算放大器60将PNP型晶体管61、62作为输入晶体管，并且基准电压Vref和缓冲器电路30的输出被输入到各自的晶体管。PNP型晶体管61，62的发射极相互连接并被连接到PNP型晶体管73的集电极。相互镜像耦合的NPN型晶体管64、63的集电极分别被连接到PNP型晶体管61、62的集电极。NPN型晶体管64的集电极连接到NPN型晶体管65的基极，NPN型晶体管65的发射极连接到NPN型晶体管67的集电极。
NPN型晶体管66被镜像耦合到NPN型晶体管67，PNP型晶体管74的集电极连接到NPN型晶体管66的集电极。NPN型晶体管67的集电极连接到NPN型晶体管68的基极，PNP型晶体管70的集电极连接到NPN型晶体管68的集电极。NPN型晶体管68的集电极变成运算放大器60的输出部分。PNP型晶体管69被镜像耦合到PNP型晶体管70，PNP型晶体管69的集电极通过恒流源71被连接到接地电位。PNP型晶体管73、74的基极共同连接而被连接到PNP型晶体管72的基极和PNP型晶体管75的发射极。PNP型晶体管72的集电极和PNP型晶体管75的基极相互连接，通过恒流源87而连接到接地电位。PNP型晶体管75的集电极连接到接地电位。PNP型晶体管72、73、74、65、69，70的发射极通过电阻76、77、78、79、80、81而分别被连接到电源电位VDD。NPN型晶体管63、64、66、67的发射极通过电阻82、83、84、85而分别被连接到接地电位。而且，该运算放大器60的输出通过电阻R2被反馈到输入，因此，电阻R1、运算放大器60、以及电阻R2形成了反向放大器。
下面，说明图中所示的半导体集成电路的动作。在时钟信号CLK1为高电平时，P型MOS晶体管2和N型MOS晶体管3成为导通状态，采样保持电路1成为采样输入信号IN1的采样状态。相反，在时钟信号CLK1为低电平时，P型MOS晶体管2和N型MOS晶体管3截止，成为保持采样保持电路1的输出的保持状态。
输入信号IN2通过低通滤波器10而被输入到模拟开关20。低通滤波器10的滤波特性由电阻11的电阻值和电容器12的电容值决定。
采样保持电路1和低通滤波器10的输出被输入到模拟开关20。当时钟信号CLK2为高电平时，由于P型MOS晶体管21和N型MOS晶体管22导通、P型MOS晶体管24和N型MOS晶体管25截止，因此从模拟开关20输出来自采样保持电路1的信号。当时钟信号CLK2为低电平时，由于P型MOS晶体管21和N型MOS晶体管22截止、P型MOS晶体管24和N型MOS晶体管25导通，因此从模拟开关20输出来自低通滤波器10的信号。
模拟开关20的输出被输入到缓冲器电路30。当来自模拟开关20的输出下降时，P型MOS晶体管32的栅极电压下降，PNP型晶体管40中流过的电流经由P型MOS晶体管32而被输入到NPN型晶体管35的基极，使该晶体管35导通。于是，由于PNP型晶体管41上所流过的电流作为NPN型晶体管35的集电极电流被吸入，在NPN型晶体管36的基极上没有被供给足够的电流，所以使NPN型晶体管36为截止状态。另一方面，由于NPN型晶体管38与NPN型晶体管37被镜像耦合，来自PNP型晶体管42的恒定电流被供给到NPN型晶体管37的集电极，因此不管缓冲器电路30的输入信号的状态如何，NPN型晶体管38的集电极总是吸入恒定的电流。因此，缓冲器电路30的输出电位下降。相反，当来自模拟开关20的输出上升时，P型MOS晶体管32的栅极电压上升，流过PNP型晶体管40的电流在P型MOS晶体管32处被遮断，使得NPN型晶体管35截止。于是，由于PNP型晶体管41中流过的电流对NPN型晶体管36供给基极电流，因此NPN型晶体管36为导通状态。由于NPN型晶体管36的发射极电流比NPN型晶体管38中流过的恒定电流多，所以缓冲器电路30的输出电位上升。因此，缓冲器电路30的输出与模拟开关20的输出同相位变化而进行跟踪。
缓冲器电路30的输出通过电阻R1被输入到运算放大器60。当缓冲器电路30的输出下降时，PNP型晶体管62基极电压下降，流过的电流增加，由于流过PNP型晶体管73的电流的大部分流入PNP型晶体管62，因此通过PNP型晶体管61而供给NPN型晶体管65的基极的电流减少。随后，NPN型晶体管65的发射极电流减少，NPN型晶体管68基极上所供给的电流也减少。因此，由于NPN型晶体管68的集电极电流变得比流过PNP型晶体管70的恒定电流更少，因此运算放大器60的输出电位上升。相反，当缓冲器电路30的输出上升时，PNP型晶体管62的基极电压上升，流过的电流减少，在PNP型晶体管73中流过的电流当中，通过PNP型晶体管61，对NPN型晶体管65基极供给的电流增加。随后，NPN型晶体管65的发射极电流增加，NPN型晶体管68基极上所供给的电流也增加。因此，由于NPN型晶体管68的集电极电流变得比流过PNP型晶体管70的恒定电流更多，所以运算放大器60的输出电位下降。
当时钟信号CLK2为高电平时，模拟开关20为选择状态，将采样保持电路1的输出通过缓冲器电路30输出到运算放大器60。如果将从运算放大器60输出的流过电阻R1，R2的电流假设为i、将从运算放大器60输出的电压假设为Vout、将通过模拟开关20的从采样保持电路1输出的电压假设为VSHO、将决定运算放大器60的放大率的电阻R1、R2的电阻值分别假设为R1、R2、以及将输入到运算放大器60的基准电压假设为Vref，则下式成立。
Vref＝Vout-i×R1(式4)[式5]Vout-i(R2+R1)＝VSHO(式5)变形式4、式5，得到下式[式6]Vout=R2(Vref-VSHO)R1+Vref]]>(式6)式6表示模拟开关20的导通电阻对运算放大器60的输出电压没有影响，即表示输出信号没有失真。这是因为在模拟开关20的后级存在缓冲器电路30，因此流过电阻R1，R2的电流i不流过模拟开关20。
而且，采样保持电路1的输出和低通滤波器10的输出不介入缓冲器电路而被直接输入到模拟开关20。尽管根据时钟信号CLK2为高或者为低来使采样保持电路1的输出或者低通滤波器10的输出通过模拟开关20被输入到缓冲器电路30，但是由于缓冲器电路30的输入阻抗高，电流不流过模拟开关20。因此，在采样保持电路1的电容器5上所蓄积的电荷也不会损失，低通滤波器10的滤波特性也不会受到影响。
图3所示的半导体集成电路，与图4所示的现有技术的半导体集成电路相比，由于少一个缓冲器电路，因此能够使电路规模较小，而且使耗电减少。
再有，尽管本发明是在第一信号处理电路为采样保持电路的情况下提出的，但是本发明也能够适用于电容器被连接到其输出的另外的信号处理电路。如果第二信号处理电路是如低通滤波器10那样的电容器被连接到其输出的电路(例如峰值保持电路等)，则能够如上述那样减少缓冲器电路，但本发明不局限于此。
本发明的半导体集成电路是能够被单独封装或者与其它半导体集成电路一起被封装的半导体器件。
本发明不局限于上述的实施形式，可在权利要求的范围内能够进行各种设计变更。例如通过将选择开关即模拟开关20追加到第一信号处理电路即采样保持电路和第二信号处理电路即低通滤波器中，能够使得输入其它信号处理电路的输出以及选择这些输出。
工业实用性本发明的半导体集成电路和包括它的半导体器件，在选择采样保持电路(第一信号处理电路)的输出和其它信号处理电路(第二信号处理电路)的输出而进行动作的部分中，由于通过选择开关首先选择第一信号处理电路的输出，接着经由缓冲器电路而被输出，因此能够降低输出信号的失真。
权利要求
1.一种半导体集成电路，特征在于，包括第一信号处理电路，其具有第一电容器，第一电容器被连接到输出部分；第二信号处理电路，其与所述第一信号处理电路并排设置；选择开关，其选择并输出所述第一信号处理电路的输出和所述第二信号处理电路的输出；缓冲器电路，其输入所述选择开关的输出；以及放大器，其被设置在所述缓冲器电路的后级，至少具有第一和第二电阻。
2.如权利要求1所述的半导体集成电路，特征在于，所述第二信号处理电路还具有第二电容器，所述第二电容器被连接到输出部分。
3.如权利要求1或2所述的半导体集成电路，特征在于，所述第一信号处理电路是采样保持电路。
4.如权利要求1至3任何一项所述的半导体集成电路，特征在于，所述选择开关是模拟开关。
5.如权利要求1至4任何一项所述的半导体集成电路，特征在于，所述第二信号处理电路是低通滤波器。
6.一种半导体集成电路，特征在于，包括采样保持电路和低通滤波器，其将来自用于测量光盘反射光的光电二极管的检测电流变换成电压，并且输入所述被变换过的电压；选择开关，其选择并输出所述采样保持电路的输出和所述低通滤波器的输出；缓冲器电路，其输入所述选择开关的输出；以及放大器，其被设置在所述缓冲器电路的后级，至少具有第一和第二电阻，所述采样保持电路和所述低通滤波器被并排设置，根据对所述光盘的写入速度进行所述选择开关的控制。
7.一种半导体器件，其特征在于，包括权利要求1至6任何一项所述的半导体集成电路。
8.一种光盘记录装置，特征在于，包括权利要求7所述的半导体器件，根据来自用于测量激光发射光的光电二极管和用于测量光盘反射光的光电二极管的输出而设定用于驱动激光二极管的最佳值，以及在对光盘进行写入时，通过比较所述被设定的最佳值和由用于测量所述光盘反射光的光电二极管所测量的测量值而调整从激光二极管发射的激光的强度。
全文摘要
本发明的半导体集成电路，可降低半导体集成电路中其输出信号的失真，该半导体集成电路在多个部位具有用于选择采样保持电路的输出和其它信号处理电路的输出而进行动作的部分。该半导体集成电路包括其输出连接到电容器(5)的采样保持电路(1)；作为另一个信号处理电路的低通滤波器(10)；选择并输出采样保持电路(1)的输出和低通滤波器(10)的输出的模拟开关(20)；将模拟开关(20)的输出作为输入的缓冲器电路(30)；以及被设置在缓冲器电路的后级、至少具有第一和第二电阻的放大器。
文档编号G11B7/125GK101073203SQ20058004188
公开日2007年11月14日 申请日期2005年12月8日 优先权日2004年12月8日
发明者大田明宏 申请人:罗姆股份有限公司