存储器技术的部分页方案的制作方法

专利名称：存储器技术的部分页方案的制作方法
技术领域：
本发明的一些实施例通常涉及存储器技术。具体而言，某些实施 例涉及存储器中部分页的激活。
背景技术：
计算系统不断普及，对更多计算功能的需求也达到了一个新的高 度。随之而来的是与存储器结构有关的很多问题。例如，尽管双数据
速率存储器技术的开发(例如DDR Synchronous Dynamic Random Access Memory/SDRAM Specification, JESD79D， JEDEC Solid State Technology Association, 2004年1月；DDR2 SDRAM Specification, JESD79-2A， JEDEC Solid State Technology Association, 2004年1月；
等等)己经提高了能够将数据写入DRAM以及将数据从中读出的速 率，但是常常存在功耗带来的困难。
具体而言，因为页大小的原因，激活存储器的存储体可能会是一 种能量密集的操作。页大小通常是指任意行上能够由单个ACTIVATE 命令访问的列位置的最小数量，每次发出一个ACTIVATE命令，该 页内的所有比特常常由一个读出放大器阵列读出，并且被恢复成正确 值。在DRAM中，为了满足台式、移动和服务器系统的各种系统要 求，DDR技术己经采用了一种标准的页大小定义。例如，对于512Mb X16的设备结构，已经将页大小定义为2KB。当存储器控制器通过 提供一个行地址(例如512 Mb DRAM的A0-A12)来激活一个存储体 的时候，可以将等效于2KB页大小的一行载入读出放大器阵列。这 个2KB页大小等于16,384比特。在每个时钟沿，通常只传出这些比 特中的16个比特。由于DDR技术具有的脉冲串模式特性，从而可以 在4个吋钟内访问128比特。因此，激活所有16,384个比特的这个 方案可能不太适合不是想从每个DRAM设备中取出全部2KB(或者将
全部2KB写入每个DRAM设备中)的应用。所以，对于某些应用， 激活整个页是一种浪费。


通过阅读以下说明和所附权利要求，并参考下面的附图，本领域
技术人员将会明白本发明实施例的各个优点，在附图中
图1是根据本发明一个实施例的具有部分页大小的存储器部分
的一个实例的方框图2A和2B是根据本发明一个或多个实施例的部分页激活技术 的实例的方框图3A-3C是根据本发明一个或多个实施例的部分页寻址技术的 实例的方框图4是根据本发明一个或多个实施例的存储器实例的方框图； 图5A和5B是根据本发明一个或多个实施例的系统实例的方框 图；以及
图6是根据本发明一个实施例的存储器管理方法实例的流程图。
具体实施例方式
在以下说明中，为了进行说明，阐述了大量具体细节以提供对本 发明的实施例的全面理解。但是显然，本领域技术人员能够不利用这 些具体细节而实现本发明。在其他情况下，没有描述具体装置结构和 方法，以免混淆本发明的实施例。下面的描述和附图是为了说明本发 明的实施例，而不应当理解为对本发明的实施例施加了限制。
以下详细说明的一部分可以用计算机存储器中的数据比特或者 二进制数字信号的操作算法和符号化表示的形式给出。这些算法描述 和表示可以是数据处理领域技术人员为将他们的工作内容传给本领 域其他技术人员所使用的技术。例如，这里描述的特定逻辑可以用硬 件技术(例如互补金属氧化物半导体(CMOS)技术)、控制器固件、微 代码、软件技术及其任意组合实现。另外，使用"请求"、"命令"等 术语在需要从收到请求和/或命令的组件获得响应的意义上来说不是
限制性的。因此，这些术语可以被看作为了这些讨论的目的而能够互 换的。此外，"第一"、"第二"等术语的使用并不必然推出时间关系， 而是仅仅为了帮助说明。
除非具体说明，如同从以下说明中能够看出的一样，在整个说明 书中使用"处理"、"计算"、"确定"之类术语的讨论指的是计算机或 计算系统或类似的电子计算设备的操作和/或处理，它们对计算系统 的寄存器和域存储器内的物理(例如电子的)量表示的数据进行处理， 和/或将它们变换成类似地表示成计算系统的存储器、寄存器或其它 信息存储器、传输或显示设备中的物理量的其它数据。
图1示出了存储器10，例如双数据速率(DDRx)动态随机存取存 储器(DRAM)，其中存储器10被配置成接收部分页激活请求/命令12。 激活请求12可以与读或写事务有关。当检测到请求12时，存储器 10能够激活大小被限制于部分页大小的存储器部分14，其中所述部 分页大小小于存储器10的整页大小16。通过将激活限制到部分页大 小，图示的存储器10能够显著地降低功耗。例如，如果存储器10具 有512 MbX 16的器件结构，则整页大小16可以是2KB(也就是16，384 比特)。但是对于特定应用，存储器控制器可能只允许来自一个页的 八个高速缓存线访问。因此，在每个高速缓存线的64比特，可能只 需要一个512比特的连续块而不是全部16,384比特。在图示实例中， 可以将2KB的整页大小16划分成页大小为512比特的32个部分/子 页，只激活其中适当的子页。从而能够避免与激活全部页相关的功耗。 如同将详细讨论的一样，在所给出的实例中，激活请求12仅仅需要 提供五个额外的比特(也就是25=32沐指定子页地址。
尽管这里描述的多个实例涉及具体的整/部分页大小和存储器技 术(例如DDRx SDRAM)，但是本发明的实施例不限于此。实际上， 这里描述的许多原理对于任意页大小以及对于功耗是所关心的问题 的任意存储器结构都是有用的。尽管如此，这些实施例也非常适合于 高密度DDRx SDRAM结构的多个方面。
现在来看图2A，其中示出了激活部分页的一种方式。在图示实 例中，存储器18包括具有多个行20、多个列22和与多个列22相对
应的多个读出放大器24的一个存储体。存储器18还可以有行地址译 码器26、读逻辑28、写逻辑30、输入输出(IO)选通和列选择逻辑34 以及与多个读出放大器24和列22相对应的多个隔离开关31。每个 隔离开关31都能够耦合到对应的列22和读出放大器24，其中隔离 开关31可以用于将一个或多个读出放大器24与列22隔离，以只激 活部分页。在图示的实例中，隔离开关31是能够被选择性地启用/禁 用以保证只将被激活的行中全部列的一个子集载入到读出放大器24 中。结果是，能够根据所隔离的列降低读出放大器24、 IO选通和列 选择逻辑34、读逻辑28和写逻辑30的功耗。
图2B示出了激活存储器18'中的部分页的另一种方法。具体而 言，图示的存储器18'具有包括行优化逻辑36的改进的行地址译码器 26'。行优化逻辑36可以基于激活请求，通过使被激活行的一个或多 个列22不被激活，来提供部分页激活。得到的被激活的列的子集能 够与所希望的部分页大小相对应。
现在来看图3A，示出了在存储器38中识别部分页激活请求的一 种方法。 一般而言，存储器38能够识别与激活请求相关的行地址和 部分页地址，其中所述部分页地址指示激活的存储器部分被限制于部 分页大小。因此，如果没有部分页地址与激活请求相关联，则存储器 38可以简单地激活一个整页。具体而言，存储器38可以包含能够存 储部分页地址42的模式寄存器40。模式寄存器40可以是允许指定 存储器38的功能的一个或多个内部配置寄存器的一部分。在一个实 施例中，可以在外部设置该模式寄存器40。存储器38还可以包括部 分页逻辑44，用于从模式寄存器40提取部分页地址42，其中部分页 地址42用于确定应该将被激活的行中的哪些列载入到读出放大器 中。
图3B示出了识别部分页地址的另一种方法，其中，存储器38' 利用部分页逻辑44'从数据队列(data queue, DQ)输入/端口 46获得部 分页地址42，。 DQ端口 46通常用于将数据传送到存储器38'中或从 中传出。例如，在DDR同步DRAM(SDRAM)读操作中，在释放到 DQ端口 46之前，每个时钟周期可以从存储器阵列提取(或预取)两个
比特(或者对于DDR2 SDRAM来说四个比特)，其中DQ端口 46以时 间复用方式输出数据。DQ引脚数取决于所采用的存储器的类型。因 此可以通过DQ输出上的可用引脚或者在随后的时钟周期里提供部 分页地址，从而激活占用了更多个时钟周期。
图3C说明了另一种方法，其中，存储器38"可以使用部分页逻 辑44"来从数据掩码(data mask, DM)端口 48获得部分页地址42"。 一般而言，在写操作期间，SDRAM可以使用数据掩码信号来提供字 节掩蔽(masking)，其中每8个4比特数据宽度有一个DM信号。因 此，对于X16存储器结构，可以将DM比特
用于部分页地址。 但是，这样的方法可能会限制粒度。
现在来看图4，图中示出了存储器48的一个更加详细的示意图。 存储器48能够替代己经讨论过的存储器IO(图1)、 18(图2A和2B) 和38(图3A-3C)中的任何一个，能够检测部分页请求并基于该请求激 活部分页。图示的存储器48包括能够接收行地址并且还能够接收存 储体标识符(例如BA0、 BA1)的地址寄存器50。行地址多路复用器 52从地址寄存器50和刷新计数器54接收数据，并且将行地址数据 馈送给一组行地址译码器26。在图示的实例中，给每个存储体分配 了一个行地址译码器26。行地址译码器26可以将行选择信号拴锁到 划分成一个或多个存储体的存储器阵列56，其中存储体选择由存储 体控制逻辑58来提供。存储器阵列56的每个存储体可以包括一组行 和一组列，可以将其中的每个行/列交点模拟成代表一个数据比特的 电容器。如同已经讨论的一样，可以用一个或多个寄存器40来识别 部分页地址，其中部分页逻辑44a可以放在存储体控制逻辑58中， 以从模式寄存器40提取部分页地址。或者，可以用DQ/DM信号60 来识别部分页地址，其中部分页逻辑44b可以放在10选通和列选择 逻辑34中，以从DQ/DM信号60提取部分页地址。
类似地，可以提供一组隔离开关31用来选择所识别的部分页地 址，其中每个隔离开关31都与一个列和一个读出放大器耦合。在这 样的配置中，多个隔离开关31可以将这些读出放大器中的一个或多 个与列中的一个或多个进行隔离来获得部分页大小。或者，也可以给 化逻辑36，以基于所请求的部分页大小使 多个列中的一列或多列不被激活。
现在来看图5A，其中示出了系统66。系统66可以包括服务器、 台式个人计算机(PC)、笔记本PC、个人数字助理(PDA)、无线"智能" 电话或者任意其他类型的计算系统。图示的系统66具有处理器64， 该处理器64可以包括精简指令集计算机(RISC)、流水式处理器、复 杂指令集计算机(CISC)等等。因此，图示的处理器64能够执行程序 代码/指令，并且能够包含指令提取单元、指令译码器、执行单元等 等(未示出)。此外，还可以用硬件技术(例如互补金属氧化物半导体 (CMOS)技术)、控制器固件、微代码、软件技术以及它们的任意组合 来实现处理器64。
图示的处理器64通过总线102或者点到点结构与也称为北桥的 存储器控制器集线器(MCH)100进行通信，所述总线102例如前端总 线，所述点到点结构将系统66中的所有组件进行互连。MCH100可 以通过存储器总线106与系统随机存取存储器(RAM)104通信，其中 RAM 104可以包括DRAM、 SDRAM等。类似于已经讨论过的存储 器IO(图1)、 18(图2A和2B)、 38(图3A-3C)和48(图4)，还可以将 DRAM模块结合进单列直插存储器模块(SIMM)、双列直插存储器模 土央(DIMM)、小型DIMM(SODIMM)等等。MCH 100能够在部分页的 级别上跟踪存储器访问(也就是跟踪被激活的存储器部分的部分页大 小)，并且从而能够具有数目增加的页表入口。在另一个实施例中， RAM 104可以在系统启动期间固定部分页大小。
MCH 100还能够通过图形总线108与高级图形端口(AGP)llO通 信，以与外部视频显示单元(未示出)对接。图示的MCH 100通过外 设部件互连(PCI)总线114与I/O控制器集线器(ICH)112通信，后者也 被称为南桥。处理器IO还可以通过ICH 112经由网络端口 118与网 络116连接。ICH还可以耦合到存储设备120，该存储设备120可以 包括只读存储器(ROM)122、 RAM 124、可编程ROM(PROM)126、闪 存等。图5B示出了存储器控制器101包括在处理器65的同一管芯 上的另一系统68。
现在来看图6，以70来说明管理存储器的方法。图示的方法70 可以用例如硬件、微代码或者任意机器可读介质或产品来实现，所述 机器可读介质或产品能够存储指令或者指令集，如果由机器执行(例 如由多处理单元和/或其它合适的机器)执行所述指令或指令集，则使 得机器执行根据本发明实施例所述的方法和/或操作。所述机器可以 包括，例如，任何合适的处理平台、计算平台、计算设备、处理设备、 计算系统、处理系统、计算机、处理器之类，并且可以用硬件和/或 软件的任意合适组合来实现。所述机器可读介质或产品可以包括，例 如，任何合适类型的存储器单元、存储器设备、存储器产品、存储器 介质、存储设备、存储产品、存储介质和/或存储单元，例如，存储 器、可拆除或不可拆除介质、可擦除或不可擦除介质、可写或可重写 介质、数字或模拟介质、硬盘、软盘、压縮盘只读存储器(CD-ROM)、 可记录压缩盘(CD-R)、可重写压縮盘(CD-RW)、光盘、磁介质、各种 类型的数字多功能盘(DVD)、磁带、盒式磁带等等。所述指令可以包 括任意合适类型的代码，例如源代码、编译代码、解释代码、可执行 代码、静态代码、动态代码等，并且可以使用任何合适的高级、低级、 面向对象的、visual、编译的和/或解释的编程语言，例如C、 C++、 Java、 BASIC、 Pascal、 Fortran、 Cobol、汇编语言、机器代码等，来 实现。
在所示实例中，处理方框72检测用于激活大小被限制于部分页 大小的存储器部分的请求/命令，其中所述部分页大小小于与存储器 相关联的整页大小。具体而言，在方框76识别与激活请求相关联的 行地址，在方框78识别与激活请求相关联的部分页地址。如同己经 讨论的一样，可以使用多种技术来识别部分页地址。例如， 一种方法 是将部分页地址数据存储到一个或多个模式寄存器中，这也可以用于 设备配置。另一种方法是通过可用DQ引脚来发送部分页地址。还有 一种方法是通过可用DM引脚来发送部分页地址。在方框74处，方 框74基于所述请求激活存储器部分。方框74处的激活还可以以多种 不同技术来实现。例如，可以将存储器的一个或多个读出放大器与存 储器的一个或多个列进行隔离来进行激活。或者，可以利用存储器的行译码电路基于所述请求使存储器的一个或多个列不被激活来实现 部分页激活。
本领域技术人员能够从前面的描述理解本发明的实施例中的技 术可以以各种形式来实现。因此，尽管结合特定实例描述了本发明的 实施例，但是本发明的实施例的真实范围不应受限于此，因为通过研 究附图、说明书和后面的权利要求，本领域技术人员很容易就能够想 到其它的变形。
权利要求
1、一种方法，包括检测激活存储器部分的请求，所述存储器部分在大小上被限制于部分页大小，所述部分页大小小于与存储器相关联的整页大小。
2、 如权利要求1所述的方法，还包括基于所述请求激活所述存 储器部分。
3、 如权利要求2所述的方法，其中所述激活包括将所述存储器的至少一个读出放大器与所述存储器的至少一个列进行隔离。
4、 如权利要求2所述的方法，其中所述激活包括基于所述请求 利用所述存储器的行译码电路使所述存储器的至少一个列不被激活。
5、 如权利要求l所述的方法，其中所述检测包括 识别与所述请求相关联的行地址；以及识别与所述请求相关联的部分页地址，所述部分页地址指示所述 存储器部分被限制于所述部分页大小。
6、 如权利要求5所述的方法，其中识别所述部分页地址包括从 所述存储器的模式寄存器获得所述部分页地址。
7、 如权利要求5所述的方法，其中识别所述部分页地址包括从 与所述存储器相关联的数据队列端口获得所述部分页地址。
8、 如权利要求5所述的方法，其中识别所述部分页地址包括从 与所述存储器相关联的数据掩码端口获得所述部分页地址。
9、 如权利要求1所述的方法，其中所述检测包括检测激活动态 随机存取存储器的请求。
10、 如权利要求1所述的方法，还包括在包含所述存储器的系统 启动期间固定所述部分页大小。
11、 一种存储器，包括页逻辑，用于检测激活存储器的一部分的请求，所述存储器的一 部分在大小上被限制于部分页大小，所述部分页大小小于与所述存储 器相关联的整页大小。
12、 如权利要求11所述的存储器，其中所述存储器用于基于所 述请求激活所述部分。
13、 如权利要求12所述的存储器，还包括 多个列；多个读出放大器，每个读出放大器对应于所述多个列中的一个；以及多个隔离开关，每个隔离开关耦合到所述列中的一个和所述读出 放大器中的一个，所述多个隔离开关用于将所述读出放大器中的至少 一个与所述列中的至少一列进行隔离。
14、 如权利要求12所述的存储器，还包括 多个行；多个列；以及行地址译码器，耦合到所述多个行，所述行地址译码器具有行优 化逻辑，用于基于所述请求使所述多个列中的至少一个不被激活。
15、 如权利要求11所述的存储器，其中所述页逻辑用于识别与 所述请求相关联的行地址，以及识别与所述请求相关联的部分页地 址，所述部分页地址指示所述存储器部分被限制于所述部分页大小。
16、 如权利要求15所述的存储器，其中所述存储器包括模式寄 存器，用于存储所述部分页地址，所述页逻辑从所述模式寄存器提取 所述部分页地址。
17、 如权利要求15所述的存储器，其中所述存储器包括数据队 列端口 ，所述页逻辑从所述数据队列端口获得所述部分页地址。
18、 如权利要求15所述的存储器，其中所述存储器包括数据掩 码端口 ，所述页逻辑从所述数据掩码端口获得所述部分页地址。
19、 如权利要求11所述的存储器，其中所述存储器是动态随机 存取存储器。
20、 如权利要求11所述的存储器，其中所述存储器在包含所述 存储器的系统启动期间固定所述部分页大小。
21、 一种系统，包括存储器，其具有页逻辑，用于检测激活所述存储器的一部分的请 求，所述存储器的一部分在大小上被限制于部分页大小，所述部分页大小小于与所述存储器相关联的整页大小；处理器，其具有耦合到所述存储器的存储器控制器，用于发出所述请求o
22、 如权利要求21所述的系统，其中所述存储器用于基于所述 请求激活所述部分。
23、 如权利要求22所述的系统，其中所述存储器还包括 多个列；多个读出放大器，每个读出放大器对应于所述多个列中的一个； 以及多个隔离开关，每个隔离开关耦合到所述列中的一个和所述读出 放大器中的一个，所述多个隔离开关用于将所述读出放大器中的至少 一个与所述列中的至少一个进行隔离。
24、 如权利要求22所述的系统，其中所述存储器还包括 多个行；多个列；以及行地址译码器，耦合到所述多个行，所述行地址译码器具有行优 化逻辑，用于基于所述请求使所述多个列中的至少一个不被激活。
25、 如权利要求21所述的系统，其中所述页逻辑用于识别与所 述请求相关联的行地址，以及识别与所述请求相关联的部分页地址， 所述部分页地址指示所述存储器部分被限制于所述部分页大小。
26、 如权利要求25所述的系统，其中所述存储器包括模式寄存 器，用于存储所述部分页地址，所述页逻辑从所述模式寄存器提取所 述部分页地址。
27、 如权利要求25所述的系统，其中所述存储器包括数据队列 端口 ，所述页逻辑从所述数据队列端口获得所述部分页地址。
28、 如权利要求25所述的系统，其中所述存储器包括数据掩码 端口 ，所述页逻辑从所述数据掩码端口获得所述部分页地址。
29、 如权利要求21所述的系统，其中所述存储器是动态随机存 取存储器。
30、 如权利要求21所述的系统，其中所述存储器在所述系统启 动期间固定所述部分页大小。
31、如权利要求21所述的系统，其中所述存储器控制器用于跟 踪所述存储器部分的部分页大小。
全文摘要
管理存储器的系统和方法用于检测激活存储器部分的请求，该存储器部分在大小上被限制于部分页大小，其中部分页大小小于存储器的整页大小。在一个实施例中，检测请求可以包括识别与请求相关联的行地址和部分页地址，其中部分页地址指示所述存储器部分被限制于所述部分页大小。
文档编号G11C7/10GK101185140SQ200680018881
公开日2008年5月21日 申请日期2006年5月31日 优先权日2005年5月31日
发明者A·米什拉, J·卡达什, S·贾殷 申请人:英特尔公司