具有数据控制的存储器的制造方法
【专利摘要】在一个实施例中，一种存储器装置包括存储器、第一数据链路、第一输入端、第二输入端、第二数据链路、第一输出端和第二输出端。第一数据链路被配置为将一个或多个包输入到该存储器装置。第一输入端被配置为将命令选通信号输入到该存储器装置，该命令选通信号描述经由第一数据链路输入到该存储器装置的命令包。第二输入端被配置为将数据选通信号输入到该存储器装置，该数据选通信号描述经由第一数据链路输入到该存储器装置的数据包。第一和第二输出端被配置为分别输出命令选通信号和数据选通信号。第二数据链路被配置为从该存储器装置输出包。
【专利说明】具有数据控制的存储器
[0001]本申请是申请号为200880105697.1、申请日为2008年7月7日、发明名称为“具
有数据控制的存储器”的中国发明申请的分案申请。
【背景技术】
[0002]目前，许多电子装置包括用于保存由该装置利用的信息(数据)的存储器系统。例如，一些数字音频播放器包括用于保存可以由该播放器播放的数字化音频的存储器系统。同样地，个人计算机系统通常利用存储器系统来保存由该计算机系统利用的软件。
[0003]在许多电子装置中，存储器系统通常包括控制器和一个或多个存储器装置。控制器典型地包含配置为生成用于指导该存储器装置保存和检索信息的信号的电路。该存储器装置典型地将该信息保存在该存储器装置中包含的存储器中。该存储器可以是易失性的或非易失性的。当包含易失性存储器的存储器装置断电时，该装置通常丢失所保存的信息。当包含非易失性存储器的存储器装置断电时，该装置通常保持所保存的信息。
[0004]在特定的传统存储器系统中，使用并行总线在控制器和存储器装置之间并行传送数据和控制信号。通常，使用许多导线来实现该总线，并且，根据存储器系统的布局，该导线可以延伸一定长度。
【专利附图】
【附图说明】
[0005]通过示例，现在将参考如下附图:
[0006]图1是可以和本发明的实施例一起使用的存储器系统的示例的框图；
[0007]图2是可以实现本发明的实施例的存储器装置的示例的框图；
[0008]图3是根据本发明的实施例可以用于将命令包输入到存储器装置的步骤序列的流程图；
[0009]图4是根据本发明的实施例说明可以用于将命令包输入到存储器装置的时序信息的时序图；
[0010]图5是根据本发明的实施例可以用于将写数据包输入到存储器装置中的步骤序列的流程图；
[0011]图6是根据本发明的实施例说明可以用于将写数据包输入到存储器装置的时序信息的时序图；
[0012]图7是根据本发明的实施例可以用于将读取数据包从存储器装置输出的步骤序列的流程图；
[0013]图8是根据本发明的实施例说明可以用于将读取数据包从存储器装置输出的时序信息的时序图；
[0014]图9A — B是根据本发明的实施例可以用于在存储器装置中保存数据的步骤序列的流程图；
[0015]图10是根据本发明的实施例说明可以用于在存储器装置中保存数据的时序信息的时序图；[0016]图1IA — B是根据本发明的实施例可以用于从存储器装置检索数据的步骤序列的流程图；
[0017]图12是根据本发明的实施例说明可以用于从存储器装置检索数据的时序信息的时序图；
[0018]图13A — B是根据本发明的实施例可以用于暂停和恢复将写数据包输入到存储器装置的步骤序列的流程图；和
[0019]图14是根据本发明的实施例说明可以用于暂停和恢复将写数据包输入到存储器装置的时序信息的时序图。
【具体实施方式】
[0020]在一些串行总线设计中，命令被用于指导存储器装置以执行各种操作(例如读取数据、写数据)。命令典型地被嵌入到串行数据流中，其经由串行总线从控制器传送到该存储器装置。与该命令有关的参数(例如，地址、数据)也可以包括在该串行流中。该命令和参数信息可以用代码“标记”，使得它们可以被该存储器装置识别。例如，在串行流中，两位代码可以先于命令以指示跟随该代码的信息是命令。同样地，在该流中，数据和地址信息中的每一个可以以代码先行，来识别该信息。
[0021]上述串行总线设计的一个问题在于，串行位流中的代码倾向于给该流中所承载的命令和参数信息增加相当大量的开销。例如，如果使用2位代码来识别4位的命令，由该代码增加的开销是50%。而且，增加代码到位流中可能影响性能和消耗位流中可以以其他方式被用于承载其它信息的有价值的空间，其他信息例如附加的命令和其相关参数以及附加的数据。
[0022]在此公开了一种分别用于将信息输入到存储器装置和从存储器装置输出信息的改进的设计。在一个实施例中，存储器装置包括存储器、第一数据链路、第一输入、第二输入、第二数据链路、第一输出和第二输出。第一数据链路被配置为将一个或多个包输入到存储器装置。包与可以被格式化以包含诸如命令、参数和数据等的各种信息的数据序列(例如数据字节)有关。第一输入被配置为将命令选通信号输入到存储器装置。命令选通信号描述在第一数据链路处输入到存储器装置的命令包(即，指示包的开始和终止)。命令包示意性地是包含可由存储器装置执行的命令的包。该命令包也可包含与命令相关的各种参数信息，诸如地址信息。第二输入被配置为将数据选通信号输入到存储器装置。数据选通信号描述在第一数据链路处输入到存储器装置的写数据包。写数据包示意性地是包含可以保存在该装置的存储器中的数据的包。第二数据链路被配置为从存储器装置输出诸如包和状态的信息。从该装置输出的包可包括由该装置旁路的命令包和读取数据包。读取数据包示意性地是包含已经从该装置的存储器读取的数据的包。第一输出被配置为输出由存储器装置旁路的命令选通信号。同样地，第二输出被配置为输出由存储器装置旁路的数据选通信号。所旁路的命令包示意性地与描述该命令包的所旁路的命令选通信号一起同时从该装置输出。同样地，读取数据包示意性地与描述该读取数据包的所旁路的数据选通信号一起同时从该存储器装置输出。
[0023]图1是可以和本发明的实施例一起使用的存储器系统的示例的框图。系统100包括经由一系列电连接来连接到存储器装置200的控制器110。该控制器110包括配置为生成各种控制信号和包的电路，该控制信号和包被用于将数据保存在存储器装置200中并从该装置200中检索所保存的数据。该控制信号和包经由电连接在存储器装置200和控制器110之间传送。该包可包括包含命令的命令包和所使用的相关参数，例如，以指导存储器装置200来保存数据到装置200中包含的存储器中并从该存储器中检索数据。另外，该包可包括包含将被保存到存储器中的数据的写数据包和包含已经从该存储器中检索的数据的读取数据包。
[0024]应该注意，此处所公开的概念可以被应用到许多不同类型的存储器装置中，包括但不限于，NAND闪速存储器、NOR闪速存储器、AND闪速存储器、串行闪速存储器、分离位线NOR (DiNOR)闪速存储器、动态随机存取存储器(DRAM)、同步RAM (SRAM)、铁电RAM (FRAM)、磁性RAM (MRAM)、相变RAM (PCRAM)、只读存储器(ROM)和电可擦可编程ROM (EEPROM)等。
[0025]图2是可以实现本发明的实施例的存储器装置200的示例的框图。存储器装置200包括各种电路，包括配置为响应于被输入到装置200中的命令来保存和检索数据的电路。更具体地，存储器装置200包括内部电压发生器260、行/列预解码器和阵列控制230、行解码器210、页面缓冲器217、存储器205、列解码器220、数据控制单元和寄存器225、配置寄存器235、命令和地址处理单元240、输入和输出数据处理单元245、控制接口 250以及输入和输出缓冲器255。
[0026]内部电压发生器260包括配置为生成由包含在存储器装置200内的各种电路使用的各种电压电平的电路。行/列预解码器和阵列控制230包括配置为预解码从命令和地址处理单元240传送来的行地址和列地址信息的电路。
[0027]行解码器210包括配置为执行由行/列预解码器230提供的行地址信息的最后解码的电路。该最后解码的行地址信息被用于选择数据在存储器205中被保存或检索的位置。列解码器220包括配置为执行由行/列预解码器230提供的列地址信息的最后解码的电路。该最后解码的列地址信息被用于选择页面缓冲器217中的具体列。数据控制单元和寄存器225包括配置为处理并保存传送到页面缓冲器217或从页面缓冲器217传送来的信息的电路。页面缓冲器217是包括配置为暂时保持(I)将被保存到存储器205的写数据和
(2)从存储器205检索的读取数据的电路的数据缓冲器。
[0028]存储器205包括配置为实现可以用于保存数据的数据存储装置的电路。存储器205可以包括用于保存数据的一个或多个存储体。存储器205可以为易失性的或非易失性的。数据示意性地基于每页面被保存(写)到存储器205并从存储器205中检索(读取)。在装置200中，页面长度为2112字节。应该注意，在本发明的其它实施例中使用其它页面尺寸。还应该注意，在本发明的其它实施例，数据基于非页面被保存到存储器中并从存储器中检索。
[0029]配置寄存器235包括被配置为保存与装置200相关的各种可配置(可编程)和/或只读配置信息的电路。该信息示意性地包括与存储器装置200相关的装置地址和指定装置的Dn输入数据链路和装置的Qn输出数据链路的宽度的链路宽度信息。在一个实施例中，链路宽度信息指定信息位的数目，该信息可以被同时在Dn输入端按时钟输入装置200或在Qn输出端按时钟输出装置200。例如，如果所指定的链路宽度是I位，则一次可以将I位信息按时钟输入到Dn输入端或从Qn输出端按时钟输出。同样地，例如，如果所指定的链路宽度是8位，则一次可以将8位信息按时钟输入到Dn输入端或从Qn输出端按时钟输出。[0030]命令和地址处理单元240包括配置为处理包含在被输入到装置200的命令包中的命令的电路。该处理示意性地包括执行该命令和处理(例如解码)来自可以包含在该命令包中的地址信息的行和列地址信息。所处理的行和列信息由命令和地址处理单元240传送到行/列预解码器和阵列控制230，尤其用于选择数据在存储器205中被保存和检索的各种位置。输入和输出数据处理单元245包括配置为处理传送到和来自装置200的数据的电路。该处理示意性地包括串行化和解串化该数据。
[0031]控制接口 250包括配置为实现装置200的各种输入端和输出端的电路。该输入端包括RST#输入端、CE#输入端、CK输入端、CK#输入端、CSI输入端和DSI输入端。该输出端包括CSO输出端、DSO输出端、可选的CKO输出端和可选的CK0#输出端。可以被输入到装置200的信号包括分别经装置的RST#、CE#、CK、CK#、CSI和DSI输入端输入到装置200的复位信号、芯片使能信号、时钟输入信号和其反向信号、命令选通信号和数据选通信号。可以从装置200输出的信号包括分别经由装置的CKO、CKO#、CSO和DSO输出端从装置200输出的时钟输出信号和其反向信号、命令选通信号和数据选通信号。
[0032]复位信号可以用于复位装置200。在装置的RST#输入端处将激活的复位信号(例如设置信号为逻辑低状态)输入到装置200导致装置200复位。芯片使能信号可以被用于使能装置200。在装置的CE#输入端处将激活的芯片使能信号输入到装置200导致装置200被启动(运转)。启动装置200激活了装置200内的内部时钟信号并且使装置200能够接受和处理命令。在装置的CE#输入端处将无效的芯片使能信号输入到装置200使得装置200停用，使装置的内部时钟信号无效并且使装置200停止运转(例如不能够接受和处理命令)。
[0033]时钟输入信号和其反向信号是被用于为装置200提供外部时钟的外部系统时钟信号。在一个实施例中，时钟输入信号和其反向信号是表不一个是另一个的互补信号的不同时钟信号。可以使用时钟输入信号或其反向信号将命令和数据包同时输入到装置200或从装置200输出。同样地，可以使用时钟输入信号或其反向信号将状态同时从该装置输出。时钟输出信号和其反向信号分别是时钟输入信号和其反向信号的拷贝。
[0034]如将在下面进一步描述的，输入到装置200的命令选通信号可以被用于描述在装置的Dn输入端处输入到装置200的命令包。从装置200输出的命令选通信号是输入到装置200的命令选通信号的拷贝。从装置200输出的命令选通信号可以被用于描述由装置200在装置的Qn输出端处输出(旁路)的命令包。输入到装置200的数据选通信号可以被用于描述在装置的Dn输入端处输入到装置200的写数据包。从装置200输出的数据选通信号是输入到装置200的数据选通信号的拷贝。从装置200输出的数据选通信号可以被用于描述在装置的Qn输出端处从装置200输出的读取数据包。另外，从装置200输出的数据选通信号可以被用于指示在装置的Qn输出端处从装置200输出的状态。
[0035]Dn输入端是被用于将包(例如，写数据包、命令包)输入到装置200的数据链路。通过在时钟输入信号或其反向信号的转变处将包的部分按时钟输入装置200，示意性地在Dn输入端处将包输入到装置200。一次按时钟输入到装置200的部分的尺寸依赖于如配置寄存器235中所指定的数据链路的宽度。例如，如果数据链路被指定是I位宽，则该部分的尺寸是I位且一次将I位的包按时钟输入到装置200。同样地，例如，如果数据链路宽度是8位宽，则该部分的尺寸是8位且一次将8位的包按时钟输入到该装置。
[0036]被用于将包的部分按时钟输入到装置200的时钟信号的转变依赖于用于装置200的数据速率布置。例如，在单倍数据速率(SDR)布置中，可以在CK或CK #的每个上升或下降转变时将包的部分按时钟输入到装置200。同样地，在双倍数据速率(DDR)布置中，可以在CK或CK #的每个上升和下降转变时将包的部分按时钟输入到装置200。注意到，其它数据速率布置可以用于装置200，包括四倍数据速率(QDR)布置、八倍数据速率(ODR)布置等
坐寸ο
[0037]Qn输出端是用于从存储器装置200输出信息(例如，旁路的命令包、读取数据包、状态)的数据链路。从装置200 —次输出(例如，在时钟输入信号或其反向信号的转变时)的信息的数量依赖于数据链路的宽度。因此，例如，如果数据链路是I位宽，则从装置200 —次输出单个位的信息。同样地，如果数据链路的宽度是多位宽，则从装置200—次输出多个位的信息。
[0038]通过在时钟输入信号或其反向信号的转变处将信息的部分从装置200按时钟输出，示意性地在Qn输入端处将信息从装置200输出。一次从装置200按时钟输出的信息的数量依赖于如配置寄存器235中所指定的数据链路的宽度。例如，如果数据链路是I位宽，则一次将I位的信息从装置200按时钟输出。同样地，例如，如果数据链路宽度是8位宽，则一次将8位的信息从装置200按时钟输出。
[0039]用于将信息从装置200按时钟输出的时钟信号的转变依赖于用于装置200的数据速率布置。例如，在SDR布置中，可以在CK或CK #的每个上升或下降转变时将信息的部分从装置200按时钟输出。同样地，在DDR布置中，可以在CK或CK #的每个上升和下降转变时将信息的部分从装置200按时钟输出。注意到，其它数据速率布置可以用于将信息从装置200按时钟输出，包括QDR方案、ODR方案等等。
[0040]CSI,DSI和Dn输入端和CS0、DS0和Qn输出端一起包括用于装置200的串行链路接口。应该注意，装置200可以包含一个或多个串行链路接口，且该串行链路接口可以彼此独立地操作。
[0041]可操作地，控制接口 250在装置的CSI输入端处接收激活的命令选通信号，从该激活的命令选通信号生成内部命令选通信号(int_CSI )，并将该内部命令选通信号传送到输入和输出缓冲器255，以调节缓冲器255来在装置的Dn输入端处接收(按时钟输入)命令包。输入和输出缓冲器255将命令包按时钟输入到装置200并将该命令包经由内部串行“数据输入”(sdin)总线传送到命令和地址处理单元240。
[0042]命令和地址处理单元240处理命令包，包括解析可以被包含在该包中的地址信息并且执行包含在包中的命令。命令和处理单元240将解析的地址信息传送到行/列预解码器和阵列控制230。如果所解析的地址信息包含行地址，则行/列预解码器和阵列控制230将该行地址传送到行解码器210，其在存储器205中选择与该行地址相关的页面。如果所解析的地址信息包含列地址，则行/列预解码器和阵列控制230将该列地址传送到列解码器220，其在页面缓冲器217中选择与该列地址相关的起始列。
[0043]如果装置200接收的命令包包含(I)列地址和(2)突发数据载入开始命令或突发数据载入命令，则命令和地址处理单元240通过生成写信号并将该写信号传送到输入和输出数据处理单元245以指导单元245接收包含将被写入存储器205的写数据的写数据包，该命令和地址处理单元240将装置200置于写模式。另外，该命令和地址处理单元240将包含在命令包中的列地址传送到行/列预解码器和阵列控制230，以在页面缓冲器217中选择写数据将被写入的起始列。
[0044]在装置200已经被置于写模式之后，在装置的DSI输入端处接收的数据选通信号被控制接口 250转换为内部数据选通信号(int_DSI)。随后该控制接口 250将该内部数据选通信号传送到输入和输出缓冲器255，以指导缓冲器255接收写数据包。输入和输出缓冲器255在装置的Dn输入端处接收(按时钟输入)写数据包，并将该写数据包经由sdin总线传送到输入和输出数据处理单元245。该输入和输出数据处理单元245解串行化该写数据包并将包含在其中的写数据传送到数据控制单元和寄存器225。该数据控制单元和寄存器225将该写数据传送到页面缓冲器217，开始于由列解码器220选择的列地址处。
[0045]包含页面编程命令和由装置200之后接收的行地址的命令包被传送到命令和地址处理单元240，其(I)执行页面编程命令，(2)将行地址传送到行/列预解码器和阵列控制230以在存储器205中选择写数据将被写入的页面，并且(3)指导数据控制单元和寄存器225将包含在页面缓冲器217中的写数据写入存储器205中的所选择的页面。
[0046]如果由装置200接收的命令包包含页面读取命令，则命令和地址处理单元240生成读取信号并将该读取信号传送到输入和输出数据处理单元245。另外，命令和地址处理单元240将包含在命令包中的行地址传送到行/列预解码器和阵列控制230，以在存储器中选择读取数据被保存的行。从存储器205读取所选择的行的读取数据并将其放置于页面缓冲器217中。输入和输出数据处理单元245串行化该读取数据并将所串行化的读取数据经由内部串行“数据输出”(sdout)总线传送到输入和输出缓冲器255。 [0047]包含突发数据读取命令和之后由装置200接收的列地址的命令包被传送到命令和地址处理单元240，其(I)执行突发数据读取命令并且(2 )通过生成读取信号并将该读取信号传送至输入和输出数据处理单元245以指导单元245将该读取数据输出到输入和输出缓冲器255，来将装置200置于读取模式。输入和输出数据处理单元245接收该读取信号，串行化该读取数据并将所串行化的读取数据传送到输入和输出缓冲器255。
[0048]在装置200已经被置于读取模式后，在装置的DSI输入端处接收的数据选通信号被控制接口 250转换为内部数据选通信号(int_DSI)。控制接口 250将该内部数据选通信号传送至输入和输出缓冲器255以指导缓冲器255输出所串行化的读取数据。输入和输出缓冲器255在装置的Qn输出端处从装置200输出(按时钟输出)所串行化的读取数据。
[0049]表1说明了可以包含在被输入到装置200的命令包中的信息的示例。
[0050]表1示例命令包信息
[0051]
命令/操作I装置地址|op代码~I行地址I列地址
页面读取WkoohWk~-
用于拷贝的页面读取~WkTohWk~-
突发数据读取Wl20h- 1?
突发数据载入开始有效40h- 有效
【权利要求】
1.一种存储器装置，包括:闪速存储器；配置为接收数据包的第一输入端；配置为接收选通信号的第二输入端，所述选通信号描述在所述第一输入端处接收的所述数据包的长度；和配置为处理所接收的数据包并且修改所述闪速存储器的电路；并且 其中在所述第一输入端处接收的数据包包括地址包和写数据包，所述地址包包括指示所述闪速存储器在其中保存与所述写数据包相关的数据的位置的地址信息。
2.根据权利要求1所述的存储器装置，进一步包括: 时钟输入端；且 其中所述电路被配置为在所述选通信号的激活状态期间基于时钟输入的转变来按时钟输入出现在所述第一输入端的数据，以接收相应的数据包。
3.根据权利要求1所述的存储器装置，其中在所述第一输入端接收的数据包的至少一个包括串行接收的数据位的序列，用于保存在所述闪速存储器中。
4.根据权利要求1所述的存储器装置，其中所述选通 信号的第一边沿对应于给定数据包的开始出现在所述第一输入端处时的时间；并且其中所述选通信号的第一边沿之后的第二边沿对应于所述给定数据包的结束出现在所述第一输入端处的时间。
5.根据权利要求1所述的存储器装置，其中在所述第一输入端处接收的所述数据包包括第一数据包和第二数据包；其中所述电路被配置为基于所述选通信号的逻辑电平描述从所述第二数据包到所述第一数据包的出现。
6.一种存储器装置，包括:闪速存储器；配置为接收数据包的输入端；配置为接收至少一个选通信号的至少一个附加输入端，所述选通信号描述在所述输入端处接收的所述数据包的长度；和配置为处理所接收的数据包并且修改所述闪速存储器的电路；并且其中在所述输入端处接收的数据包包括命令包和与该命令包分开描述的写数据包，所述命令包包括指示将在所述写数据包中接收的数据写入所述闪速存储器的页面写命令。
7.根据权利要求1所述的存储器装置，进一步包括: 在其上输出所接收的数据包到另一个存储器装置的第一输出端；在其上输出所述选通信号到所述另一个存储器装置的第二输出端。
8.一种方法，包括:在第一输入端处接收数据包；在第二输入端处接收选通信号，所述选通信号描述在所述第一输入端处接收的所述数据包；和处理所接收的数据包以修改闪速存储器的内容；并且接收所述数据包包括接收地址包和写数据包，所述地址包包括指示所述闪速存储器在其中保存与所述写数据包相关的数据的位置的地址信息。
9.根据权利要求8所述的方法，进一步包括:接收时钟输入；且 在所述选通信号被激活的时间期间，基于所述时钟输入的转变，在所述第一输入端上接收对应的数据包。
10.根据权利要求8所述的方法，其中在所述第一输入端上接收数据包包括接收串行传输的数据位的序列，用于保存在所述闪速存储器中。
11.根据权利要求8所述的方法，进一步包括: 识别所述选通信号的第一边沿，所述第一边沿对应于给定数据包开始出现在所述第一输入端的时间； 识别所述选通信号的所述第一边沿之后的第二边沿，所述第二边沿对应于所述给定数据包结束出现在所述第一输入端的时间
12.根据权利要求8所述的方法，其中接收所述数据包包括接收第一数据包和第二数据包；并且该方法还包括:基于在所述第二输入端处接收的所述选通信号的逻辑电平，描述从所述第二数据包到所述第一数据包的出现。
13.根据权利要求8所述的方法，进一步包括: 检测与在所述第二输入端处接收的所述选通信号相关的第一边沿和第二边沿，所述选通信号的第一边沿对应于在所述第一输入端处接收的命令数据包的开始，所述选通信号的所述第一边沿之后的第二边沿对应于在所述第一输入端处接收的所述命令数据包的结束；并且 基于执行所述命令包中的命令来修改所述闪速存储器的内容。
14.一种方法，包括:在输入端处接收数据包；在至少一个附加输入端处接收至少一个选通信号，所述至少一个选通信号描述在所述输入端处接收的所述数据包；和处理所接收的数据包以修改闪速存储器的内容；并且其中接收所述数据包包括接收命令包和写数据包，所述命令包包括指示将出现在所述写数据包中的数据写入所述闪速存储器的页面写命令。
15.根据权利要求8所述的方法，进一步包括:在第一输出端处将所接收的数据包输出到存储器装置；且 在第二输出端处将所述选通信号输出到所述存储器装置。
16.根据权利要求8所述的方法，其中接收所述数据包包括接收第一个包、第二个包和第三个包:所述第一个包包括将所述第二个包中的数据写入页面缓冲器的命令；所述第三个包指示所述闪速存储器中写入所述`页面缓冲器的内容的行地址。
【文档编号】G11C7/22GK103761986SQ201410054281
【公开日】2014年4月30日 申请日期:2008年7月7日 优先权日:2007年7月18日
【发明者】吴学俊 申请人:莫塞德技术公司