专利名称：随机存取电可编程e-fuse rom的制作方法
技术领域：
本发明总体上涉及由e-fuse组成的只读存储器，具体而言，涉及 由才及小(aggressively scaled) e-fuse组成的大容量、现场可编禾呈、一 次可编程只读存储器(OTPROM)，所述极小e-fuse允许OTPROM 布置在二维(2-D)阵列中。
背景技术：
电可编程熔丝(e-fuse)具有用于多种电学应用的公认高可靠性 和便利性，这些应用例如是置换用于执行存储器等复杂集成电路中 电路的冗余电路，从而提高制造产量，以及对逻辑电路标准设计和 定制的只读存储器/译码器进行定制。尤其对亍后一种应用，令人感 兴趣的是，将e-fuse应用到更大容量的一次可编程只读存储器(OTPROM),这种OTPROM可以在例如定制或维修器件时在现场 进行编程。典型的OTPROM在字线和位线之间使用熔丝链路，除非 熔丝被烧断，否则熔丝链路通常对应于在每个位置中存储有逻辑"0"。然后，通过施加大电流流过熔丝，电烧断该熔丝以断开字线 和位线的连接，继而存储单元被有选择地转换为存储有逻辑"1"。 由于需要使用较大电流，传统OTPROM使用肖托基(Schottky) 二 极管的双极器件。先进CMOS技术的小型化允许与烧断双极器件的 多晶硅熔丝相似地烧断多晶硅熔丝。但是由于可扩展性的问题，器 件的密度受到了限制。另夕卜，尽管这些已知的传统OTPROM方案(它 们通过向所选择的器件施加大电流来烧断熔丝)最初可以成功地编 程，但是归因于全部或部分迁移的熔丝链路，部分烧断的熔丝和熔 丝再生却成为导致重大失败的才几制。因此，针对e-fuse元件研究出了大量的技术，来减小尺寸并增加编程的可靠性。这些e-fuse技术中的一种技术涉及在熔丝链路中使 用硅化镍作为高导电性材料，其中通过大电流可以将硅化物迁移出 熔丝链路，而不会烧断多晶硅熔丝链路。为了只成功地烧断硅化物， 需要相对较高的烧断电流(例如10-15毫安)，在这个电流下熔丝开 始被烧断。然而，为了获得足够的e-fuse电阻变化，应该在熔丝被 烧断之后向熔丝端子施加大电压(即，3.3V士0.3V)。烧断电流依赖 于所采用的技术，并且应该受到尽量严格的控制。为了在熔丝烧断期间向熔丝同时提供可靠的电流条件和电压条 件，现有e-fuse技术需要向选择器件的栅极施加严格控制的电压并 向选坤奪器件的源极施加高编程电压，例如3.5V，或者正好位于电路 正常工作电压之上的其他一些电压。由于需要提供这样的高编程电 压并需要适当地控制编程条件和编程后的测试，所以编程通常被限 制为只能在制造操作期间执行。这些需求使得在大多数应用中不能 进行现场编程。使用这种大电流和高电压同时也带来了如下困难 由于存在大IR电压降 ( 由熔丝编程电路中的电阻所导致) ,所以难 以提供足够高的电压以产生足够的编程电流；因为需要集成电路近 乎100(im"熔丝的大面积(这要归因于用于熔丝电路其他元件的高电 压保护装置以及熔丝元件/烧断装置中5.2nm的栅极氧化物)，所以 难以将熔丝集成为阵列和/或将熔丝与其它电路集成在集成电路芯片上。每个熔丝和相关电路都需要这种大面积，而这通常排除了在二 维(2-D)阵列中制造多于一个小数量的熔丝的可能性。例如，已编 程e-fuse的电阻变化要求为每个e-fuse提供检测放大器电路，以确 保能可靠地进行读取。进一步地，当使用高编程电压时，需要在烧 断路径中使用厚氧化物来保护通常为单个熔丝提供的检测放大器， 这样便限制了对每个位或e-fuse所需面积的减少。使用这种高电压 还遇到了操作上的问题，并且确保只有所需要的熔丝被编程也已经 排除了 e-fuse大2-D阵列的可能性。由于这些技术难题，当前已知的(但不承认是现有技术)采用硅化物迁移而不烧断或断裂多晶硅支撑物的e-fuse技术需要针对每 个熔丝《连路釆用检测电路和烧断电路。对于e-fuse电迁移石圭化物而 不需要烧断多晶硅而言，能够实现二维(2-D)是非常重要的。反过 来，这样就需要用不同的方案来足够精确地控制编程电流和电压， 并且能够在提高位密度的同时可靠地在低电压进行检测。对于基于e-fuse的OTPROM而言，最重要的问题是使嵌入式应 用成为可能。这需要与已有逻辑技术处理兼容，而无需新增处理。 OTPROM还应该具有检验信号裕度(margin)的功能，以探测失效 的e-fuse和检测电路。任何已知的OTPROM还没有解决这些与嵌入 式系统相关的问题。发明内容因此，本发明的一个目的是提供一种e-fuse阵列结构，使得利用 电流和电压的熔丝烧断能够成功地从熔丝链路迁移硅化物，而不烧 断或者断裂熔丝链路的多晶硅。本发明的另 一个目的是提供一种e-fuse阵列结构，该e-fuse阵列 结构通过避免发生烧断部分熔丝或者使熔丝断裂的情况(这些情况 可以导致熔丝链路的重大错误机制)，能够实现高度可靠的e-fuse 系统。本发明进一步的目的是提供一种e-fuse和系统，用于在降低的电 压下对这种e-fuse进行编程，从而在集成电路的实用面积内提供足 够数量e-fuse的二维阵列，以便提供具有实用容量的可编程存储器。本发明的又一个目的是提供一种e-fuse阵列，这种e-fuse阵列在 为e-fuse单元提供免受损坏(由于对物理上临近或电路上临近的 e-fuse单元进行编程导致)的增强保护时是模块化的并且是可扩展 的，并且这种e-fuse阵列还能够可靠地进行现场编程。本发明的另一进一步的目的是提供一种e-fuse阵列结构，该 e-fuse阵列结构与逻辑技术兼容并且可以嵌入到逻辑技术中。本发明的另一个目的是提供一种可编程的e-fuse阵列，这种e-fuse阵列能够为读取操作提供改善的操作裕度。本发明的又一个目的是提供检测由于制造错误而引起的检测放 大器问题的方法。为了实现本发明的这些和其他目的，提供了一种可编程器件， 其包括多个单元，每个单元具有长尺寸和短尺寸，每个所述单元包 括e-fuse;和与所述e-fuse串联的晶体管，该晶体管具有连接到字 线的控制电极和连接到检测线的传导路径，所述晶体管和所述e-fuse 的长尺寸基本上与所述单元的长尺寸一致(aligned),所述字线定位成 基本上平行于所述单元的长尺寸；位线，与至少两个单元的短尺寸 交叉；和检测放大器，连接到所述位线。本发明提供了 一种作为系统的新颖的非易失性存储器，通过利 用极小熔丝链路尺寸和几何形状，允许同时在熔丝链路和编程电路 中减小电阻，反过来电阻的减小又允许在减少得很多的时间内在相 对较低的施加电压和减小的电流下(这可以由电荷泵等片上功率源 提供)执行可靠的编程，从而支持了存储器的现场编程。这种用于 存储器写入模式和读取模式两者的片上选择和电平移动电路还提供 了在写入操作期间对未被选择单元的保护。当使用单个位线检测以 及针对每个位线的可调检测放大器使用共享的可调参考点，而不是 为每个熔丝链路使用检测放大器时，极小熔丝链路相对于已知设计 提供了显著体积缩小；当参考源和检测放大器的可调性可以补偿芯 片间制造差异并且优化操作裕度时，极小熔丝链路还提供了单元体 积的额外降低并且与已知设计相比增加了约20倍的有效存储单元密 度。因此，可以在单个芯片的二维阵列中提供具有改进的功能性和 可靠性、并且能够存储实用数量的数据(可与其他非易失性存储器 结构相媲美)的非易失性存储器；大幅提高了本发明存储器适用的 应用以及用途的数量。同样可以证明，根据本发明的存储器单元体 积的减小允许提供一些额外的特征，例如错误更正码(ECC)工具， 例如用于提高制造产量或提供多重写入能力的冗余电路。还可以在 制造期间探测存在缺陷的e-fuse和存在缺陷的检测放大器。
通过下面参照附图对本发明优选实施例进行的详细描述，可以使上述和其他的目的、方面以及优点更易于理解，在附图中图1A和图IB分别是根据本发明一个阵列的单个位线部分示意 图和整个可编程e-fuse阵列的示意图；图2A是当前e-fuse设计与根据本发明并适于本发明实际应用的 优选缩小形式的e-fuse设计之间平面图的比较；图2B是根据本发明总体上与图IB相对应的e-fuse阵列64x64 位部分的优选布局平面图；图2C是与两个位线(BL)和四个字线(WL)相对应的一组图 2B中阵列部分的平面图；图2D示出了根据本发明用于排列具有译码器、检测放大器和电 荷泵的阵列部分组(图2C的)，并示出e-fuse阵列与图IB中示意 性描述对应关系的优选布局；图3为^J岳太右'日月PLi舌用千太劳曰. 电路示意4为力良棍l劳明日话用千l劳日， 路示意图器具体实施方式
现在参照附图，更具体地参照附图1A。图IA中示出了根据本 发明的与位线(BL)相对应的、并适于用作只读存储器(ROM)的 e-fuse可编程阵列示意图。图1A中所示阵列的部分100与图IB中 的一列(如图IB中虚线框所示)相对应。本领域技术人员可以i人识 到图1A中与已知e-fuse阵列和存储器阵列示意图相似的部分。然而， 图1A的示意性例图采用了独特的结构，以便可靠地烧断熔丝链路中 的硅化物而不使多晶硅熔丝链路断裂，并如同由字线和位线控制一 样可靠地4全测熔丝电阻。与传统的存储器阵列相似，当通过位线(BL)和字线(WL)同 时通电执行选择时，为WL与给定BL的每个组合提供晶体管(优选 为NMOS FET) WLo-WLN,其中晶体管的传导路径与e-fuse串联。 然而，与传统OTPROM的关键区别在于，在将WL电路保持为VDD 电路的同时在烧断模式(写入模式)与检测模式(读出模式)之间 改变BL电压的功能被包括进来。更具体地，为了烧断熔丝，需要分 别向相应的WL和BL施加VoD电压和Vp (>VDD)电压。这才羊1更允 许由WLi和BLj所选择的器件在最初处于饱和模式，而在熔丝的硅 化物已经迁移之后，所选择的晶体管Tn运行于线性模式。处于饱和 模式的所选择器件允许对烧断电流进行控制，而对Vp具有较小的源 电压依赖性，从而消除了 BL电阻的影响。由于烧断电流仅由字线电 压决定，所以还可以降低初始熔丝电阻对烧断电流的影响。在硅化 物迁移达到 一个合适的程度之后，归因于由此而增大的熔丝电阻， 更高电压会自动地施加到熔丝终端，提高了熔丝编程的可靠性。即 自动施加增大的电压导致了只有硅化物被可靠地迁移，而这是通过 使用电流引起的简单熔丝迁移所不能实现的。为了能够对位线进行 这样的电压控制，BL选择器110包括一个电平移动器(或对电平进 行控制，如图1A中简单示出的那样)，以选择读出(在正常操作电 压VDD)模式或写入(在更高的编程电压VP)模式中的一种模式， 以及使得BL在这些电压中的一个电压上通电，或者使得BL接地从 而在未被选中时得到保护。字线译码电路仅^使用V。D电路。在图IB 中，电平移动器的一部分被表示为高电流VP或VDD电源，其与控 制输入连接VGATE、被表示为CLOSE—P输入的BL选择以及 FSOURCE —起相连接；所有这一切将更接近于下面提供的本发明优 选实施例的详细描述。提供具有硅化物可迁移e-fuse的OTPROM的另一挑战在于提高 检测裕度。尽管硅化物可迁移e-fuse在熔丝可靠性方面和编程稳定 性方面(例如，读出电流趋向于反抗熔丝链路再形成)具有明显的 优势，但是在硅化物迁移之后其电阻变化小于传统e-fuse的电阻变化。为了提高检测裕度，并可靠地检测较小的熔丝电阻变化，优选使用具有参考熔丝的差分检测方案。与为每个e-fuse提供检测;故大 器的当前实践相比，通过提高检测裕度，单个检测放大器可以支持 整个位线中的多个e-fuse。更具体地，通过组合极小形状的熔丝、在 VoD操作的字线译码电路140、支持Vdd和Vp切换的位线选择电路 110、差分检测布置120，并与参考字线晶体管REFWL和参考电阻 RREF相结合使用可编程DC参考发生器130，使得硅化物可迁移e-fuse 的可靠e-fuse阵列成为可能。RREF优选地由串联的未编程e-fuse对 组成，所有这一切将在下面更详细地讨i仑。本发明的这些特征允许每个单独e-fuse所需电路和集成电^各结 构的数量减少到单个晶体管，该单个晶体管与极小e-fuse结构一起 极大地降低了每个熔丝所需的面积，并由此使得能够在单个芯片上 的2-D阵列中提供可与其它实际的可编程和/或非易失性存储器设计 相媲美的熔丝阵列。另外，尽管示意图中的说明很大程度上不受影响，但是，用于 编程的电流路径(在下文中有时称为"烧断路径")可以被进一步 优化，使得在BL和接地(GND)线上都具有低布线电阻，从而确 保编程期间的IR下降最小并且电阻检测期间的GND反射最小。才艮 据最大BL长度来调整阵列尺寸并优化阵列。在图1B中通过使用用 于BL连接的粗线来表示这些特征。利用BL选择器RDEC (图2B 和图2D,并如上所述在图1B中用图例来表示)将编程电压施加到 所选择的BL,并利用所选择的WL来选择待编程的具体单元，从而 对WL/BL交叉处的单元进行编程。将在下文中参考图4来描述BL 选才奪和电平移动电^各iio。 BL选择和电平移动电^各110通过将取消 选择的BL接地来为其他单元提供保护。现在参见图2A，图中示出了根据本发明的极小e-fuse200,作为 对比，图中左侧还示出了当前已知的e-fuse "i殳计210。极小e-fuse元 件200所占据的全部面积近似地为已知e-fuse设计210面积的十五 分之一。在图2A的右侧给出了极小熔丝元件200的平面放大图。所示出的已知e-fuse设计210被称为"90nm e-fuse"，以便标识形成 该e-fuse的具体技术，尽管90nm并不必须对应于该e-fuse元件的任 何部分的尺寸。这种极小e-fuse的数个特征显著地为如下做出了贡 献在实质上减小了 e-fuse所需面积的同时，以降低的电压、改进 的可靠性为e-fuse编程提供大电流；并且，已经发现上述特征与已 知的熔丝设计相比，提供了大幅改进的性能。如同上面间接提到的那样，电阻变化的优选机制的 一个重要方 面是，引起低电阻硅化物(例如，优选地为硅化镍，其中响应于金 属或硅化物迁移的电流尤其强烈)从熔丝链路220迁移到阴极230, 现在对其进行描述。(尽管e-fuse并不是必须展现出任何可观察到 的二极管特性，但是归因于需要用来引起金属或硅化物/合金沿期望 方向迁移的电流的方向，所以称为阴极。熔丝链路的相对端子或终 端240相应地作为阳才及。)应当理解的是，极小e-fuse 200与已知的e-fuse设计210相比具 有不同的比例。从本发明整个系统的观点来看，最重要的是，熔丝 链路220已经被缩短了约3-5倍，而它的横截面尺寸仅缩小了约20%。 因此，尽管尺寸大幅度减小，但是根据本发明的e-fuse 200优选地显 现了减小的电阻，与已知的e-fuse设计210相比，电阻优选地降低 了 2-3倍。例如，与已知e-fuse设计210的150-200Q额定电阻相比， 才艮据本发明的e-fuse 200的电阻典型地约为80Q。具体来i兌，在电 阻变化机制是金属/合金迁移而不是熔丝链路220断裂(这不是所期 望的)的情况下，降低的编程电压的编程电流的幅值是第一重要的， 而发热无疑是第二要考虑的，而且发热可以保持到相对较低的水平。 因此，尽管与已知的e-fuse设计在更高电压进行编程的优选标准形 成强烈的对比，但是跨越e-fuse的IR下降的减小以及熔丝中降低的 功率损耗(与减小的电阻相对应)对本发明来说是有利的。至少在 一定程度上，具有缩短长度e-fuse 200的阳极240的纵横比(aspect ratio )的减小也有利于减小电阻，归因于于纵 镜比的减小，e-fuse 200 的尺寸可以与BL宽度一致，从而减小e-fuse自身中的电阻以及相关烧断路径中的电阻。还需要重点指出的是，e-fuse 200阴极的纵横比与e-fuse 210相 比变化很大。鉴于电阻变化的优选机制是金属/合金响应于电流而从 链路部分迁移到阴极，已知的e-fuse设计采用低纵横比阴极从而允 许金属/合金扩散到如附图标记250所示的发源于链路和阴极结合点 的区域(其根据按照已知设计的已编程e-fuse 210实际扫描电子显微 镜(SEM)图像)中，这种设计可能基于这样的理论金属/合金迁上这种扩散导致了阴极中的半圆扩散区域。然而，已经发现金属/合 金迁移机制在迁移速度方面高度依赖于电流密度。因此，根据本发 明阴极230相对较高的纵横比有利于集中电流通量密度，并且已经 发现，阴极相对较高的纵横比与熔丝链路缩短的长度相结合能够在 相对于对已知设计的e-fuse 210进行编程所需时间来说是较小分数 的时间内对极小e-fuse 200进行编程(例如，与约200微秒相比，大 约为25微秒)。在图2A的右侧示出了已编程的e-fuse 200中所得 到的合金/硅化物分布260的稍微不规则图案的平面放大图(同样根 据SEM图像)，乂人中可以看出金属/合金迁移沿着最高编程电流通量 的路径。现在参照图2 B - 2 D,讨论适于用作存储器的熔丝元件阵列的优选 架构。图2B示出了适于用作4096位存储器或更大存储器结构的可 拼接部分的64位乘64位阵列275的布局图。图2B与图1B中示意 图的方向相似，其中，如图中实线所示，用于BL驱动的列选择和编 程控制电路270横跨阵列的顶部，用于驱动WL的行译码器RDEC 280位于左侧，检测放大器290的阵列横跨阵列的底部。通过插入实 线箭头示出示意性的WL和BL。在图2C中示出与四个字线和两个位线相对应的图2B中阵列示 意性部分。在图2C的两单元乘四单元阵列中，位线较宽，优选地覆 盖住e-fuse阳极240。与此相似，接地(GND)线较宽，优选地覆盖 住优选NMOS晶体管的源极。这些宽导体用于降低烧断路径中的电阻。晶体管的漏极和e-fuse的阴极相连接，并且e-fuse和晶体管在 它们的长度方向首尾相连，由此提供了长且较窄的单元形状(例如， 在只需要传导低电流的方向具有较长尺寸，在需要限制高电流的方 向具有非常短的尺寸)，这在以下具有特别的优势限制位线所需 长度，同时即使对于相对较大的阵列，也能为位线和GND线提供宽 裕空间从而使位线和GND线具有使其电阻最小的基本宽度。另外， 这种配置提供了最大可能的Vds,该最大可能的Vds可能让二维阵列 结构中的NFET处于饱和状态，从而减少了编程电流的可变性。因 此，通过使用片上功率源，可以在提高已编程的熔丝电阻一致性的 同时大幅提高编程的可靠性，从而支持存储器的现场编程。字线比 位线(或者e-fuse或晶体管)窄，并在e-fuse和晶体管上方居中延 伸。由于只需要相对较小的电流便足够驱动WL的(NMOS)晶体管 栅极的电容性负载，所以字线的长度和横截面积并不是特别关键。现在参照图2D,诸如图2B的阵列可以被排列在一起，从而形 成任意大小的较大阵列，例如图2B中4096位阵列的二乘十六(标 为0-15)阵列(这种扩展通过图2D中的虛线以及图中右侧的示意图 来表示，该示意图代表两个具有镜像布局的64x64阵列，如BL0-BL63 以及较大阵列中部的RDEC对所示)。用于在内部从正常工作电压 形成增大的编程电压的电荷泵285等(用于实现此的许多合适电路 在本领域中是公知的)优选地位于阵列的一端，包括对RDEC的输 入的1/0和控制电路295优选地布置在另一端。现在参照图3,以示意性的形式示出了根据本发明的优选检测放 大器。检测放大器电路主要包括交叉耦合的反相器对305，反相器对 305包括晶体管P1、 N2、 P5和N5。列位线连接到端子FUSET,共 享的参考点连接到端子FUSEC。最初，在检测操作中，FSET一N和 FSET—P处于截止状态，从而将交叉耦合对305与Vdd隔萬。然后利 用施加到端子PRCHG一N的电压对检测放大器进行预充电，以便通 过晶体管P2和P4来均衡交叉耦合对输入端上的电压，直到 SIGDEV P处的信号导通晶体管N4和N7, ^v而将交叉耦合对305连接到相应的BL和施加到FUSEC上的参考电压。然后，电流流经 对应的熔丝和共享的参考电路，并在经过一'J、段时间后，在FUSET 和FUSEC之间形成一个电压。然后，FSET—N和FSET—P被导通， 从而将交叉耦合对驱动到稳定状态；如果FUSET上的电压超过 FUSEC上的电压，则在FT产生高态，反之亦然。FTBAR提供互补 输出。在检测放大器在检测操作完成后被设置(被驱动到稳定状态) 成将检测放大器与位线、熔丝和参考电压隔离开之后，PRCHG一N和 SIGDEV一P立即断开。N0和N6是热电子保护厚氧化物器件，用于 当利用比检测放大器其余部分中薄氧化物器件所能承受电压高的电 压对熔丝进行编程时，对参考路径的电阻提供检测放大器保护，从 而确保编程后熔丝的电阻比预定等级高。在制造过程中，可以利用 N6上较低栅极电压检测烧断的熔丝，从而确保所有烧断的熔丝都在 电阻等级之上，上述电阻等级被确定用来为生命周期退化机制和耐 用机制提供足够的操作裕度。对于利用根据本发明系统的现场编程来说，需要用与VDD相连的栅极电压检测相同的熔丝。同样应当理解的是，对与一个字线相关联的多个熔丝使用共享的检测放大器， 不仅节省了实质面积，允许增加位密度，而且允许在制造期间对熔 丝和检测放大器进行独立的测试和检验操作；允许置换芯片上形成 的冗余电路，从而提高制造产量。筒要地返回到图1A和1B,现在讨论可调/可编程共享局部参考 点。Rref是局部参考电阻，其被设置在为检测已编程的单元和未编程的单元都提供最大操作裕度的等级上。当前优选的是，Rref由与在存储器单元中所用熔丝(例如，如上面参考图2A所描述的那样)相同的两个串联连接的未编程熔丝组成，这是因为所得到的电阻接近于已编程的熔丝和未编^i的熔丝之间电阻的对lt中点(logarithmic mid-point),同时足够用来限制电流以避免无意中对熔丝进行编程。 可以使用更多的熔丝，这些熔丝可以连接在串联和/或并联熔丝的网选地，可以形成分立电阻器并用作Rref,但是已经发现用熔丝作为Rref能够更令人满意地追随已编程的熔丝和未编程的熔丝的电阻范 围。从归因于低压编程而降低的检测裕度角度来看，需要较好追随 未编程炫丝到已编程熔丝的转移。通过使用可编程DC发生器130，使得Rref是可调的，其中可编 程DC发生器130可在制造期间的晶片最终调试中逐个芯片地进行设置，从而优化检测裕度，补偿制造误差。施加到晶体管REFWL(再 次i^明，优选地与相应单元中的WL晶体管相同)的这种可调电压 由此有效地增加或降低了 Rref的串联电阻。也可以利用多次转移和并 联和/或串联的多个晶体管，来实施这种调节，从而获得用于最佳检 测的额定选择的Rref。现在参照图4,描述了适于用作图1A中选择和电平移动电路110 的位线控制电路400的优选形式。根据本发明的e-fuse系统的电路 或器件，例如可编程ROM或OTPROM，必须具有两种操作才莫式 写入或编程模式和读出模式。在写入模式中，要求在存储器(例如， 对应于图2D中的架构)的任何特定部分中， 一次只对一个熔丝进行 编程。这样要求是因为如下事实，即，与系统正常的读取操作相比， 编程需要更高的电压和电流。因为本发明的基本原则是降低熔丝编 程电路中的电压降，例如提供上述较宽位线和接地连接，所以这种 高电压和电流给布线带来了难度。具体来说，在写入或编程模式期间，高电压供给(例如可以由 电荷泵285 (图2D)提供)在电平移动器的控制下通过晶体管(优 选地为PFET) 405耦合到所选择的一个位线。所有其他未被选择的 位线优选地接地，以避免任何无意的或者随机的熔丝断裂。如上所 述，还通过对单个字线通电以及经由与给定熔丝相关联的晶体管闭 合电路，从而选择所选择位线上的单个熔丝。在熔丝编程期间，通过COLSEL_P信号和同时发生的信号 BLOWEN—P使能电平移动器，其中COLSEL一P信号还用于在读取模 式中选择位线，同时发生的信号BLOWEN—P同时施加给与非门410。 与非门410的输出还提供给与非门415(如果需要，也提供给反相器425 ),与非门415还根据系统的读取模式或者写入模式来接收(反 向的)SENSEMODEP信号，其中该系统将FUSET接地，并且从而使 用晶体管420将连接至FUSET并且在写入操作期间未被选择的位线 接地(进一步为检测放大器提供保护。如上所述，还通过连接到VDD 的晶体管NO和N6来保护检测放大器使其不接触高电压，这样就将 从FUSET施加的电压限制为VDD-Vth)。与非门410的输出(及其反码，在本发明优选实施例中从反相 器430获得)提供给电平移动器，或者优选地提供给与VDDBL (Vp) 相连接的电平移动锁存器435,以获得用来驱动PFET 405的合适电 压，从而将位线连4妻到用于对e-fuse进4亍编程的高电压FSOURCE。 需要注意的是，FSOURCE根据读出模式或写入模式在Vdd和Vp之 间切换，而VGATE运行在VDD,从而将写入电压或者读出电压传送 给所选择的位线。除了写入模式期间所选择的位线以外，位线在所 有时间都通过晶体管420接地，这样能充分地保护位线不被无意地 或偶然地编程。在读取模式或写入模式中对字线的选择将与所选择 的字线相对应的每个熔丝阴极地。从前面的描述可以看出，根据本发明的熔丝编程系统通过提供 一种在大电流处电压降最小化的结构和写入电路，特别是通过在整 个二维阵列中容纳宽而相对短的位线和接地连接，提供了在低电压 并在任意扩展的二维阵列中具有已提高可靠性的e-fuse编程。这样， 该系统提供了能够用作具有实际应用容量的可现场编程OTPROM的 结构，这种OTPROM在低电压下具有提高的操作裕度并且在读取模式和操作模式中具有相对低的功率消耗。具体由于这些原因，根据本发明的系统可以在广泛的应用场合 中使用。例如，具体由于作为平面阵列来提供任意容量非易失性存 储器，OTPROM可以很容易地用在(连同简单的无线通信链路等) 智能卡或其它装置中，例如可以植入皮下或者作为手镯佩戴等，用 作个人身份和诸如合适地加密的医疗纪录或者用于快速识别并访问 安全区域的访问信息等其他信息。相似的布置可以用来识别和跟踪家畜、宠物等，并且可以保持与此相关的任何期望纪录。本发明也 可以用在无生命的物体中，例如机械的维护记录、计算机、娱乐系 统、火器等物体的安全系统，也可以用来控制它们，从而使得只能 被经过授权的人员(例如注册的所有者)操作。虽然只是按照单个优选实施方式描述了本发明，但是本领域技 术人员应当认识到，可以利用所附权利要求的精神和范围内的改进 来实施本发明。
权利要求
1.一种可编程器件，包括多个单元，每个单元具有长尺寸和短尺寸，每个所述单元包括电可编程熔丝e-fuse，和与所述电可编程熔丝串联的晶体管，该晶体管具有连接到字线的控制电极和连接到检测线的传导路径，所述晶体管和所述电可编程熔丝的长尺寸基本上与所述单元的长尺寸一致，所述字线定位成基本上平行于所述单元的所述长尺寸，位线，与所述多个单元中至少两个单元的短尺寸交叉，和检测放大器，连接到所述位线。
2. 根据权利要求1所述的可编程器件，其中所述电可编程熔丝 的未编程电阻小于180 Q，第一端子具有与所述位线的宽度相对应 的长度，第二端子具有用于集中电流通量密度的几何形状。
3. 根据权利要求2所述的可编程器件，其中所述检测放大器包 括参考电压源。
4. 根据权利要求3所述的可编程器件，其中所述参考电压源包 括具有多个电可编程熔丝的网络。
5. 根据权利要求4所述的可编程器件，其中所述参考电压源包 括串联的两个电可编程熔丝。
6. 根据权利要求4所述的可编程器件，其中所述参考电压源包 括电阻。
7. 根据权利要求6所述的可编程器件，其中所述电阻接近于已 编程的电可编程熔丝电阻和未编程的电可编程熔丝电阻之间的电阻 的对数中点。
8. 根据权利要求7所述的可编程器件，进一步包括 用于调整所述电阻的装置。
9. 根据权利要求8所述的可编程器件，其中所述用于调整所述 电阻的装置包括施加有可调电压的晶体管。
10. 根据权利要求3所述的可编程器件，进一步包括用于可选择 地对所述电可编程熔丝进行编程的功率源。
11. 根据权利要求10所述的可编程器件，其中所述功率源包括电荷泵。
12. 根据权利要求3所述的可编程器件，进一步包括连接到所述 位线的选择电路。
13. 根据权利要求12所述的可编程器件，其中所述选择电路包 括电平移动器。
14. 根据权利要求13所述的可编程器件，其中所述选择电路包 括用于将被取消选择的位线接地的装置。
15. 根据权利要求1所述的可编程器件，其中所述检测放大器包 括参考电压源。
16. 根据权利要求15所述的可编程器件，其中所述参考电压源 包括具有多个电可编程熔丝的网络。
17. 根据权利要求15所述的可编程器件，其中所述参考电压源 包括串联的两个电可编程熔丝。
18. 根据权利要求15所述的可编程器件，其中所述参考电压源 包括电阻。
19. 根据权利要求18所述的可编程器件，其中所述电阻接近于 已编程的电可编程熔丝电阻和未编程的电可编程熔丝电阻之间的电 阻的对数中点。
20. 根据权利要求18所述的可编程器件，进一步包括 用于调整所述电阻的装置。
21. 根据权利要求20所述的可编程器件，其中所述用于调整所 述电阻的装置包括施加有可调电压的晶体管。
22. 根据权利要求15所述的可编程器件，进一步包括用于可选 择地对所述电可编程熔丝进行编程的功率源。
23. 根据权利要求22所述的可编程器件，其中所述功率源包括 电荷泵。
24. 根据权利要求14所述的可编程器件，进一步包括连接到所述位线的选择电路。
25. 根据权利要求24所述的可编程器件，其中所述选择电路包 括电平移动器。
26. 根据权利要求25所述的可编程器件，其中所述选择电路包 括用于将被取消选择的位线接地的装置。
27. —种用于集成电路的电可编程熔丝，包括第 一端子，该第 一端子的长度对应于连接到该第 一端子的导体的 宽度，和第二端子，具有用于集中电流通量密度的几何形状， 所述电可编程熔丝的未编程电阻小于180Q。
28. 根据权利要求27所述的电可编程熔丝，具有包括硅化物的 熔丝元件。
29. 根据权利要求27所述的电可编程熔丝，其中所述硅化物为 硅化镍。
30. —种可编程器件，包括 半导体芯片，存储器单元的二维阵列，每个存储器单元包括连接到位线的电可 编程熔丝和与所述电可编程熔丝串联的晶体管，所述晶体管的控制 电极连接到字线，译码器，用于可选择地将第一电压施加到所述字线，选择器，用于可选择地将所述第一电压和第二电压中的一个施加 到所述位线，所述第二电压高于所述第一电压，和所述第二电压的源，所述存储器单元的二维阵列、所述译码器、所述选择器和所述第 二电压的所述源形成在所述半导体芯片上。
31. 根据权利要求30所述的可编程器件，其中所述选择器包括 用于将被取消选择的位线连接到参考电压的装置。
32. —种用于对电可编程熔丝进行编程的方法，所述电可编程熔丝具有与其串联的晶体管，所述方法包括以下步骤 将编程电压施加到所述电可编程熔丝， 利用小于所述编程电压的电压来控制所述晶体管的导通， 其中所述晶体管起初在饱和模式下操作，并在对所述电可编程熔丝进4亍编禾呈之后向所述电可编禾呈熔丝施加电压。
33. 根据权利要求32所述的方法，其中所述在对所述电可编程 熔丝进行编程之后施加电压的步骤包括在所述电可编程熔丝起初 在饱和模式下操作之后，向所述电可编程熔丝施加增大的电压。
34. 根据权利要求32所述的方法，进一步包括如下步骤在制 造期间，使用降低的电压来检测所述电可编程熔丝的已编程状态或 未编程状态。
全文摘要
一次可编程只读存储器(OTPROM)在极小硅化物可迁移的电可编程熔丝的二维阵列中实现。当位线驱动在Vdd和用于编程的更高电压Vp之间切换时，通过在Vdd下操作的译码逻辑(140)来执行字线(WL)选择。这样，该OTPROM在不增加成本的情况下可与其他技术兼容并且可与其他技术集成，并且支持为了在熔丝编程期间的最小电压降而对大电流部分进行优化。具有可编程参考点(130)的差分检测放大器(120)，被用来改进检测裕度，并且能够支持整个位线，而不是针对单个熔丝提供检测放大器(120)。
文档编号G11C17/00GK101253573SQ200680031533
公开日2008年8月27日 申请日期2006年8月30日 优先权日2005年8月31日
发明者A·J·莱斯利, G·J·弗雷德曼, J·M·萨夫兰, 桐畑外志昭 申请人:国际商业机器公司