专利名称：制造磁头的方法
技术领域：
本发明涉及一种制造磁头的方法，更具体地涉及一种制造具有CPP(电流垂直平面)结构的磁头的方法，该磁头使用所谓的自旋阀膜并且感测电流沿膜的厚度方向流动。
背景技术：
使用自旋阀膜(spin valve)的磁阻效应元件具有两个磁层，其中一个磁层的磁化方向由于反铁磁层被单向各向异性磁场等钉扎(pinned)，另一个磁层的磁化方向容易随外部磁场改变。元件阻抗随这些磁层的磁化方向之间的相对角度而改变的特性应用于检测外部磁场的方向，该检测基于元件阻抗的改变。
作为传统的使用自旋阀膜的磁阻效应元件，公知的是CIP(电流方向在平面内)结构的磁阻效应元件，其中感测电流沿自旋阀膜的平面方向流动以检测阻抗改变。
另一方面，作为更高密度和更高灵敏度的磁阻效应元件，应注意到CPP(电流垂直平面)结构的磁阻效应元件，其中感测电流沿自旋阀膜的膜的厚度方向流动以检测阻抗改变。CPP结构的磁阻效应元件的特征在于，随着尺寸变小，装置输出增大，并且有望成为高灵敏度高密度磁记录装置的重放头。
例如参考文献1(日本公开的待审专利申请No.Hei 11-185223)和参考文献2(日本公开的待审专利申请No.2004-186673)揭示了相关技术。
使用自旋阀膜的磁头的一种制造方法是通过离子研磨蚀刻磁阻效应膜的方法，其使用双层光致抗蚀剂工艺并通过举离(lift-off)法形成磁畴(magnetic domain)控制膜和绝缘膜。这里，决定磁芯(core)宽度的因素是光致抗蚀剂的图案宽度和离子研磨工艺。为了减小磁芯宽度，必须使光致抗蚀剂的图案宽度较小并使用适当的蚀刻工艺。
但是，在当前的工艺中，由于光致抗蚀剂形成工艺和蚀刻工艺的局限、限制等，稳定的磁芯宽度限于约100nm。很难进一步减小磁芯宽度。举离工艺常产生毛边等。难以获得稳定的装置构造。
发明内容
本发明的目的在于提供一种制造方法，用于制造具有使用自旋阀膜的CPP结构的磁头，其能够减小并高精度控制读取磁芯宽度和读取间隙，并且能够提供稳定的装置构造。
根据本发明的一个方案，提供一种制造磁头的方法，包括步骤在下电极的第一区域上方形成磁阻效应膜，该磁阻效应膜上表面上方形成有第一抗抛光膜(polishing resistant film)，该第一抗抛光膜对于磁性材料具有抛光选择性；在下电极的包括第一区域的整个表面上方形成磁畴控制膜；利用第一抗抛光膜作为阻挡层，通过抛光去除磁阻效应膜上方的磁畴控制膜，以选择性地将磁畴控制膜保留在与第一区域相邻的第二区域中；去除第一抗抛光膜；以及在已去除第一抗抛光膜的磁阻效应膜上方形成上电极。
根据本发明，在制造使用磁阻效应膜的磁头的方法中，当在其上形成有磁阻效应膜的下电极的整个表面上沉积磁畴控制膜并进行抛光从而留在磁阻效应膜的两侧上时，在磁阻效应膜上形成抗抛光膜，由此，在抛光过程中防止对已形成磁阻效应膜的区域进行抛光。因此，能够高精度地控制磁头的读取间隙。
图1是根据本发明第一实施例的磁头的前视图。
图2A至图2D、图3A至图3C和图4A至图4D是根据本发明第一实施例的磁头在其制造方法的步骤中的截面图。
图5A至图5D是用于说明根据本发明第一实施例的制造磁头的方法中抗抛光膜作用的截面图。
图6A至图6C和图7A至图7C是根据本发明第二实施例的磁头在其制造方法的步骤中的截面图。
图8是根据本发明第三实施例的磁记录装置的平面示意图。
图9是根据本发明第三实施例的磁记录装置的磁头的前视图。
具体实施例方式
第一实施例参照图1至图5D说明根据本发明第一实施例的磁头及其制造方法。
图1是根据本实施例的磁头的前视图。图2A至图4D是根据本实施例的磁头在其制造方法的步骤中的截面图。图5A至图5D是用于说明抗抛光膜作用的截面图。
首先，参照图1说明根据本实施例的磁头的结构。
在基板10上，形成有同时充当下屏蔽层(shield)的下电极12。在下电极12上，形成有导电非磁材料的抗蚀膜14、自旋阀结构的磁阻效应膜16和导电非磁材料的磁阻效应膜覆盖层(cap layer)18。磁阻效应膜16和磁阻效应膜覆盖层18构图为台面形(mesa-shape)。在以下说明中，形成磁阻效应膜16和磁阻效应膜覆盖层18的区域称为MR(磁阻)元件区(第一区域)。
在磁阻效应膜16和磁阻效应膜覆盖层18的侧壁上，形成有用于施加垂直偏置磁场的磁畴控制膜24和导电非磁材料的磁畴控制膜覆盖层26，并在它们之间形成绝缘膜22。在以下说明中，形成绝缘膜22、磁畴控制膜24和磁畴控制膜覆盖层26的区域称为磁畴控制区(第二区域)。
在下电极上除MR元件区和磁畴控制区以外的区域中形成有绝缘膜32。在磁阻效应膜覆盖层18、磁畴控制膜覆盖层26和绝缘膜32上形成有同时充当上屏蔽层的上电极34，经磁阻效应膜覆盖层18电连接至磁阻效应膜16。
由此，形成CPP(电流垂直平面)结构的重放头，其中感测电流通过以下路径流动上电极34-磁阻效应膜覆盖层18-磁阻效应膜16-抗蚀膜14-下电极12。
在图1所示的磁头中，磁阻效应膜16的宽度限定读取磁芯宽度，MR元件区中下电极12与上电极34之间的距离限定读取间隙。提高磁记录装置的记录密度从而高精度地减小读取磁芯宽度和读取间隙非常重要。
然后，参照图2A至图4D说明根据本实施例的制造磁头的方法。
首先，例如通过溅射法在基板10上形成例如1μm厚的NiFe膜，以形成NiFe膜的下电极12，其同时充当下屏蔽层。
然后，例如通过溅射法在下电极12上形成例如30nm厚的Ta膜，以形成Ta膜的抗蚀膜14。在后续步骤中对磁阻效应膜16构图的过程中，抗蚀膜14将用作蚀刻阻挡膜。在根据本实施例的制造磁头的方法中，设置抗蚀膜14用于高精度地控制磁畴控制区中的所蚀刻的膜厚。
接着，在抗蚀膜14上，例如通过溅射法形成自旋阀结构的磁阻效应膜16。例如，通过顺序地逐层叠放NiFe膜的衬层、PdPtMn的反铁磁层、CoFe膜、Ru膜及CoFe膜的合成亚铁磁结构的被钉扎磁化层、Al2O3膜的势垒层、以及NiFe膜的自由磁化层，形成磁阻效应膜16。由此形成的磁阻效应膜16的总膜厚例如为30nm。
接着，例如通过溅射法在磁阻效应膜16上沉积例如5nm厚的Ru膜，以形成Ru膜的磁阻效应膜覆盖层18。
然后，例如通过溅射法在磁阻效应膜覆盖层18上沉积例如30nm厚的Ta膜，以形成Ta膜的抗抛光膜20(图2A)。在后续步骤中，抗抛光膜20将在对磁阻效应膜16构图的过程中用作蚀刻掩模，并在用于形成磁畴控制膜24的CMP(化学机械抛光)工艺中用作阻挡膜。为此，由相对于形成磁畴控制膜24的材料具有抛光选择性的材料形成抗抛光膜20。
接着，通过光刻在抗抛光膜20上形成单层光致抗蚀剂膜(未示出)。
然后，利用该光致抗蚀剂膜作为掩模，例如通过反应离子蚀刻法选择性地蚀刻抗抛光膜20。例如，利用掺Ar的CF4气体，以20sccm的CF4气体流速和20sccm的Ar气流速、200W的电源功率和20W的偏压功率、以及1.5Pa的气体压强，蚀刻抗抛光膜20。在这些条件下，抗抛光膜20的蚀刻速率约为0.85nm/sec，磁阻效应膜覆盖层18的蚀刻速率约为0.07nm/sec。对磁阻效应膜覆盖层18的蚀刻选择比可以约为12。
接着，例如通过灰化法去除光致抗蚀剂膜。
接着，利用已构图的抗抛光膜20作为掩模，并用抗蚀膜14作为阻挡层，例如通过反应离子蚀刻法选择性地蚀刻磁阻效应膜覆盖层18和磁阻效应膜16(图2B)。在根据本实施例的制造磁头的方法中，利用单层光致抗蚀剂对磁阻效应膜16构图，与利用双层光致抗蚀剂构图相比，利用单层光致抗蚀剂允许更高的加工精度以及进一步的减小尺寸。因此，能够以更小的尺寸及更高的精度控制读取磁芯宽度。
例如，利用掺NH3的CO气体，以30sccm的CO气体流速和70sccm的NH3流速、800W的电源功率、200W的偏压功率、0.2Pa的气体压强、以及220秒的蚀刻时间(净蚀刻185秒)，蚀刻磁阻效应膜覆盖层18和磁阻效应膜16。在这些条件下，磁阻效应膜覆盖层18和磁阻效应膜16的蚀刻速率约为0.252nm/sec，而抗蚀膜14的蚀刻速率为0.036nm/sec。对抗蚀膜14的蚀刻选择比可以约为7。按照这种蚀刻，抗抛光膜20被蚀刻掉约8nm，厚度约为22nm；磁畴控制区中的抗蚀膜14被蚀刻掉约1nm，厚度约为29nm。
可以通过离子研磨替代反应离子蚀刻来蚀刻磁阻效应膜覆盖层18和磁阻效应膜16。对于离子研磨，条件可以为例如300mA束电流、300V束电压和0度的Ar+照射角。在这些条件下，例如PdPtMn膜的反铁磁层的蚀刻速率约为21nm/sec，而例如Ta的抗蚀膜14的蚀刻速率约为4.5nm/sec。蚀刻选择比可以约为4.7。
然后，例如通过溅射法在整个表面上形成例如7nm厚Al2O3膜的绝缘膜22(图2C)。绝缘膜22用以绝缘下电极12和将在后续步骤中形成的上电极。
接着，例如通过溅射法在整个表面上沉积例如5nm厚的CrTi膜和25nm厚的CoCrPt膜，以形成CrTi膜和CoCrPt膜的磁畴控制膜24。
接着，例如通过溅射法在整个表面上沉积例如5nm厚的Ru膜，以形成Ru膜的磁畴控制膜覆盖层26(图2D)。
接着，在除MR元件区和磁畴控制区之外的区域中，通过光刻形成光致抗蚀剂膜28。
然后，例如通过溅射法在整个表面上沉积例如16nm厚的Ta膜，以形成Ta膜的抗抛光膜30(图3A)。抗抛光膜30将作为阻挡膜用于形成磁畴控制膜24的CMP工艺。为此，由相对于形成磁畴控制膜24的磁性材料具有抛光选择性的材料形成抗抛光膜30。
这里，适当地设定抗抛光膜30的膜厚，以使磁畴控制区中抗抛光膜30表面的高度等于MR元件区中抗抛光膜20表面的高度。在上文中，在MR元件区中，抗蚀膜14的膜厚为30nm，磁阻效应膜16的膜厚为30nm，磁阻效应膜覆盖层18的膜厚为5nm，抗抛光膜20的膜厚为22nm，从下电极12表面到抗抛光膜20表面的厚度为87nm。在磁畴控制区中，抗蚀膜14的膜厚为29nm，绝缘膜22的膜厚为7nm，磁畴控制膜24的膜厚为30nm，磁畴控制膜覆盖层26的膜厚为5nm，从下电极12表面到磁畴控制膜覆盖层26表面的厚度为71nm。那么，抗抛光膜30的膜厚设定为16nm，以使从下电极12表面到抗抛光膜30表面的厚度为87nm。
如上所述，在根据本实施例的制造磁头的方法中，抗蚀膜14设置在磁阻效应膜16之下，从而高精度地控制磁畴控制区中所蚀刻的膜厚。这样，控制抗抛光膜30的膜厚，由此易于使MR元件区中抗抛光膜20表面的高度与磁畴控制区中抗抛光膜30表面的高度相等。
然后，除MR元件区和磁畴控制区之外的区域中的抗抛光膜30与光致抗蚀剂膜28一起被举离，从而选择性地留在MR元件区和磁畴控制区中(图3B)。
接着，通过将除磁畴控制区之外的区域中形成的抗抛光膜20和磁畴控制区中形成的抗抛光膜30用作阻挡层的CMP方法，抛光除磁畴控制区之外的区域中形成的磁畴控制膜覆盖层26、磁畴控制膜24和绝缘膜22(图3C)。
此时，抛光布可以容易地进入磁畴控制区的凹部，因此即使存在形成于MR元件区表面上的抗抛光膜30，MR元件区中的抛光速率也变得更高。但是，由于磁畴控制膜覆盖层26上形成的抗抛光膜30，所以不会发生磁畴控制膜覆盖层26和磁畴控制膜24被抛光而导致凹陷(dishing)的情况。通过控制使MR元件区中抗抛光膜20表面的高度与抗抛光膜30表面的高度相等。因此，也可以由磁阻效应膜覆盖层18上的抗抛光膜20高精度地阻挡MR元件区中的抛光，并且元件的高度大致是平坦的。
抗抛光膜30还具有以下功能，即防止出现形成磁畴控制膜24的CoCrPt膜的Pt残留物以及磁畴控制膜24的过抛光。在不形成抗抛光膜30的情况下抛光磁畴控制膜24时，形成磁畴控制膜24的CoCrPt膜中的Pt(其抛光速率低于Co和Cr)容易留下而成为Pt残留物36，特别是容易留在磁阻效应膜16与磁畴控制膜24之间形成有台阶的边界附近(见图5A至图5C)。通过过抛光可去除Pt残留物36，但在进行过抛光时，在磁畴控制区的表面上形成凹坑(凹陷)(见图5D)。除非进行过抛光，否则Pt残留物36就会留在磁阻效应膜16上，使磁阻效应元件的阻抗值增大，导致磁头噪声增大。
如在本实施例中，形成抗抛光膜30，由此可增加磁畴控制区的抗抛光性，从而，在防止了磁畴控制区出现凹陷的同时，可进行磁畴控制膜24的过抛光，防止了Pt残留物36留在磁阻效应膜16等上。
在磁畴控制膜覆盖层26、磁畴控制膜24和绝缘膜22的抛光过程中，使用选择性抛光浆(selective slurry)，其对于形成磁畴控制膜覆盖层26的Ru膜、形成磁畴控制膜24的CoCrPt膜和形成绝缘膜22的Al2O3膜的抛光速率高于对于形成抗抛光膜20、30的Ta膜的抛光速率。这种抛光浆例如可以为使用氧化铝作为研磨剂的强酸抛光浆，或者可以使用其它抛光浆。
例如以200g/cm2的压力、30rpm/30rpm的转数和71秒的抛光时间(净抛光62秒)，进行磁畴控制膜覆盖层26、磁畴控制膜24和绝缘膜22的CMP。在这些条件下，磁畴控制膜覆盖层26和磁畴控制膜24的抛光速率约为41.4nm/min，绝缘膜22的抛光速率为136.8nm/min，抗抛光膜20、30的抛光速率为0.81nm/min。对抗抛光膜20、30的抛光选择比可以约为51。
然后，例如通过反应离子蚀刻将抗抛光膜20、30选择性地蚀刻至磁阻效应膜覆盖层18和磁畴控制膜覆盖层26(图4A)。使用反应离子蚀刻能够去除抗抛光膜20、30，同时确保对磁阻效应膜覆盖层18和磁畴控制膜覆盖层26的高选择性。因此，能够高精度地控制读取间隙。
例如，利用掺Ar的CF4气体，以20sccm的CF4气体流速和20sccm的Ar气流速、200W的电源功率、20W的偏压功率、1.5Pa的气体压强以及70秒的蚀刻时间(净蚀刻47秒)，进行抗抛光膜20、30的蚀刻。在这些条件下，Ta的抗抛光膜20、30的蚀刻速率约为0.85nm/sec，Ru的磁阻效应膜覆盖层18和磁畴控制膜覆盖层26的蚀刻速率为0.073nm/sec。对磁阻效应膜覆盖层18和磁畴控制膜覆盖层26的蚀刻选择比可以约为11.6。
然后，通过光刻和干蚀刻，去除掉除MR元件区和磁畴控制区之外的区域中的磁畴控制膜覆盖层26、磁阻效应膜覆盖层18、磁阻效应膜16和绝缘膜22(图4B)。
然后，例如通过溅射法沉积例如Al2O3膜，之后通过CMP法进行抛光，直到磁阻效应膜覆盖层18和磁畴控制膜覆盖层26的表面暴露出来，从而在除用于形成元件的区域之外的区域中填充Al2O3膜的绝缘膜32(图4C)。
然后，例如通过溅射法在整个表面上形成例如1μm厚的NiFe膜，以形成NiFe膜的上电极34，其同时充当上屏蔽层，从而完成了根据本实施例的磁头(图4D)。
如上所述，根据本实施例，利用单层光致抗蚀剂和反应离子蚀刻，对磁阻效应膜构图；由此，与利用双层光致抗蚀剂和离子研磨对磁阻效应膜构图相比较，能够实现精细及高精度的加工。因而，能够以更小的尺寸和更高的精度控制磁头的读取磁芯宽度。
在整个表面上沉积磁畴控制膜并通过CMP进行抛光以及在磁阻效应膜的两侧上形成磁畴控制膜时，在MR元件区中已形成抗抛光膜，由此，能够防止通过CMP对MR元件区进行抛光。因此，能够高精度地控制磁头的读取间隙。
在磁畴控制区中的磁畴控制膜上也选择性地形成抗抛光膜，并且使MR元件区中的抗抛光膜表面的高度与磁畴控制区中的抗抛光膜表面的高度相等，由此，能够防止磁畴控制区的凹陷。因此，能够提高待制造元件的平坦度。因而，能够以更高精度控制磁头的读取间隙。
第二实施例参照图6A至图7C说明根据本发明第二实施例的制造磁头的方法。用相同的附图标记表示本实施例中与根据图1至图4D所示第一实施例的磁头及其制造方法相同的部件，以避免重复或者以简化说明。
图6A至图7C是根据本实施例的磁头在其制造方法的步骤中的截面图。
在本实施例中，说明图1所示第一实施例的磁头的另一制造方法。
首先，以与图2A至图2D所示第一实施例的制造磁头的方法相同的方式，在基板10上形成下电极12、抗蚀膜14、磁阻效应膜16、磁阻效应膜覆盖层18、抗抛光膜20、绝缘膜22、磁畴控制膜24和磁畴控制膜覆盖层26(图6A)。
然后，例如通过溅射法在整个表面上沉积例如16nm厚的Ta膜，以形成Ta膜的抗抛光膜30(图6B)。抗抛光膜30在形成磁畴控制膜24时用作CMP的阻挡层。为此，抗抛光膜30由对于形成磁畴控制膜24的磁性材料具有抛光选择性的材料形成。抗抛光膜30的膜厚通过与第一实施例中相同的方法来设定。
然后，利用磁畴控制膜覆盖层26作为阻挡层，通过CMP将形成在除磁畴控制区之外的区域中的抗抛光膜30选择性地抛光(图6C)。
在抗抛光膜30的抛光过程中，使用对于形成抗抛光膜30的Ta膜的抛光速率高于对于形成磁畴控制膜覆盖层26的Ru膜的抛光速率的选择性抛光浆。这种抛光浆例如可为使用氧化铝作为研磨剂的弱酸抛光浆，或者是其它抛光浆。例如在20kPa的压强和100rpm的转数下对抗抛光膜30进行CMP。
然后，利用形成在除磁畴控制区之外的区域中的抗抛光膜20和形成在磁畴控制区中的抗抛光膜30，通过CMP依次抛光形成在除磁畴控制区之外的区域中的磁畴控制膜覆盖层26、磁畴控制膜24和绝缘膜22。
在磁畴控制膜覆盖层26、磁畴控制膜24和绝缘膜22的抛光过程中，使用对于形成磁畴控制膜覆盖层26的Ru膜、形成磁畴控制膜24的CoCrPt膜和形成绝缘膜22的Al2O3膜的抛光速率高于对于形成抗抛光膜20、30的Ta膜的抛光速率的选择性抛光浆，而不是用于抛光磁畴控制膜覆盖层26的抛光浆。这种抛光浆例如可以为使用氧化铝作为研磨剂的强酸抛光浆，或者是其它抛光浆。
例如以200g/cm2的压强、30rpm/30rpm的转数和71秒的抛光时间(净抛光62秒)，进行磁畴控制膜覆盖层26、磁畴控制膜24和绝缘膜22的CMP。在这些条件下，磁畴控制膜覆盖层26和磁畴控制膜24的抛光速率约为41.4nm/min，绝缘膜22的抛光速率为136.8nm/min，抗抛光膜20、30的抛光速率为0.81nm/min。对抗抛光膜20、30的抛光选择比可以约为51。
如图7A所示，在磁畴控制膜24的抛光过程中，常常产生Pt残留物36。但是，形成在磁阻效应膜覆盖层18上的抗抛光膜20和形成在磁畴控制膜覆盖层26上的抗抛光膜30允许充分进行过抛光，并且能够去除形成在除磁畴控制区之外的区域中的磁畴控制膜覆盖层26、磁畴控制膜24和绝缘膜22，而不留下Pt残留物36(图7B)。
如上所述，使用对于抗抛光膜30构成材料(例如Ta)的抛光速率高于对于磁畴控制膜覆盖层26构成材料(例如Ru)的抛光速率的选择性抛光浆，和对于磁畴控制膜覆盖层26构成材料(例如Ru)、磁畴控制膜24构成材料(例如CoCrPt)和绝缘膜22构成材料(例如Al2O3)的抛光速率高于对于抗抛光膜20、30构成材料(例如Ta)的抛光速率的选择性抛光浆，分两个阶段进行CMP，由此，相比于第一实施例可容易地形成抗抛光膜30。
也就是说，在第一实施例中，通过利用光致抗蚀剂膜28进行举离，在MR元件区和磁畴控制区中选择性地形成抗抛光膜30。在光致抗蚀剂膜28的形成过程中发生未对准时，会出现抗抛光膜30留在正常情况下抗抛光膜30不应留下的区域中的不利状况，从而会出现在CMP工艺中不能抛光的区域。在根据本实施例的方法中，在第一抛光步骤中可通过自对准在磁畴控制区中形成抗抛光膜30，由此，在第二抛光步骤中可有效防止上述不利状况的出现。
接着，以与图4A至图4D所示根据第一实施例的制造磁头的方法中相同的方式，去除抗抛光膜20、30，去除形成在除MR元件区和磁畴控制区之外的区域中的磁畴控制膜覆盖层26、磁阻效应膜覆盖层18、磁阻效应膜16和绝缘膜22等，并形成绝缘膜32和上电极34。从而完成图1所示的磁头(图7C)。
如上所述，根据本实施例，在整个表面上沉积磁畴控制膜并通过CMP抛光磁畴控制膜使其埋置而在磁阻效应膜两边形成磁畴控制膜的过程中，在整个表面上形成抗抛光膜，然后在第一抛光步骤中将形成在除磁畴控制区之外的区域中的抗抛光膜选择性地去除，而后在第二抛光步骤中，利用抗抛光膜作为阻挡层，将形成在除磁畴控制区之外的区域中的磁畴控制膜选择性地去除，由此在磁畴控制区中可通过自对准形成抗抛光膜。这有助于埋置的抛光步骤，以形成磁畴控制膜。
在MR元件区上以及在磁畴控制区中的磁畴控制膜上形成抗抛光膜，由此，能够防止在CMP中MR元件区被抛光而磁畴控制区发生凹陷的不利状况。因此，能够高精度地控制磁头的读取间隙，并且能够更平坦地形成各元件，这允许更高精度地控制磁头的读取间隙。
第三实施例参照图8和图9说明根据本发明第三实施例的磁记录装置。用相同的附图标记表示本实施例中与根据图1至图7C所示第一及第二实施例的磁头的相同的部件，以避免重复或者以简化说明。
图8是根据本实施例的磁记录装置的平面示意图。图9是根据本实施例的磁记录装置的磁头的前视图。
首先，参照图8说明根据本实施例的磁记录装置的结构。
根据本实施例的磁记录装置40包括盒体42，限定了例如长立方体的内部空间。容置空间容纳一个或多个作为记录介质的磁盘44。磁盘44安装在主轴马达46的转轴上。主轴马达46能够以例如7200rpm或10000rpm的高速旋转磁盘44。盒盖(未示出)与盒体42连接，用于与盒体42相配合而紧密地封闭容置空间。
容置空间还容纳磁头驱动器48。磁头驱动器48可旋转地安装在垂直延伸的支撑轴50上。磁头驱动器48包括从支撑轴50水平地延伸的多个驱动臂52；以及安装在各驱动臂52的前端并从驱动臂52向前延伸的多个磁头悬挂组件54。驱动臂52相对于磁盘44的前边和下侧而设置。
各磁头悬挂组件54包括承载梁56。承载梁56在所谓的可弹性弯曲区与驱动臂52的前端相连接。可弹性弯曲区对承载梁56的前端施加朝向磁盘44表面的预定的压迫力。磁头58支撑在承载梁56的前端上。通过固定于承载梁56的万向节(未示出)，允许磁头58自由地改变姿态。
当磁盘44的旋转在磁盘44表面上产生气流时，气流引起正压力(即浮力)和负压力作用在磁头58上。承载梁56的浮力、负压力和压迫力平衡，从而在磁盘44旋转期间，保持磁头58以相对高的稳定性浮起。
驱动臂52与驱动源60，例如音圈马达(VCM)相连接。驱动源60旋转支撑轴50上的驱动臂52。驱动臂52的这种旋转使得磁头悬挂组件54可移动。当支撑轴50旋转以摆动磁头悬挂组件52、同时磁头58浮起时，磁头58能够径向地越过磁盘44的表面。这种移动使得磁头58可定位于磁盘44上所需的记录磁轨上。
接着，参照图9详细说明根据本实施例的磁记录装置的磁头58。
如图9所示，具有由磁阻效应元件构成的重放头62和由感应型写入元件构成的记录头的磁头58通常包括重放头62和记录头64，它们顺序地放置在将作为磁头滑行体(head slider)的基础的Al2O3-TiC(AlTiC)的平坦基板10上，并被氧化铝或其它绝缘体所覆盖。
重放头62是例如根据本发明第一实施例的磁头，并且包括基板10上形成的下电极12；下电极12上形成的抗蚀膜14；抗蚀膜14上形成的磁阻效应膜16；磁阻效应膜16上形成的磁阻效应膜覆盖层18；磁阻效应膜覆盖层18上形成的上电极34；以及磁阻效应膜16的两侧上设置的磁畴控制膜24，它们之间形成有绝缘膜22。
除了充当感测电流的路径之外，下电极12和上电极34还具有磁屏蔽的作用。磁阻效应膜16是例如第一实施例的自旋阀结构的磁阻效应膜。磁畴控制膜24在单个磁化区中限定出磁阻效应膜16的被钉扎的磁化层和自由的磁化层，并用于防止产生巴克豪森(Barkhausen)噪声。
记录头64在与磁盘44相对的表面上包括上磁极66，其宽度与磁轨宽度相对应；相对的下磁极70，在上磁极66与下磁极70之间设置有非磁间隙层68；磁轭(未示出)，其与上磁极66和下磁极70相连接；线圈(未示出)，其缠绕在磁轭上；等等。由高饱和磁通密度的软磁材料的材料，例如Ni80Fe20、CoZrNb、FeN、FeSiN、FeCo合金等，形成上磁极66、下磁极70和磁轭，以确保适当地记录磁场。
磁头58对磁盘44的写入通过记录头64进行。也就是说，上磁极66与下磁极70之间的磁场泄漏将信息记录在磁盘44的与记录头64相反的区域内。
磁盘44中写入的信息的重放通过重放头62进行。也就是说，基于磁盘44中所记录信息的磁场泄漏被检测作为磁阻效应膜16的阻抗改变，从而读取磁盘44中记录的信息。
如上所述，根据本实施例，该磁记录装置包括根据第一实施例的磁头，由此，能够控制重放头的读取磁芯宽度和读取间隙高精度地减小。因此，能够提高记录密度和磁记录装置的产量。
改型实施例本发明不限于上述实施例，而是能够覆盖其它各种改型。
例如，在上述第一实施例中，形成抗抛光膜20、30，从而在抛光中防止了MR元件区的过抛光和磁畴控制区的凹陷。但是，抗抛光膜30不是必需的，在这种情况下，在磁畴控制区中将发生凹陷。但是，能够防止MR元件区的过抛光，并且能够高精度地控制读取间隙。
在上述第一实施例中，抗蚀膜14形成在磁阻效应膜16之下。但是，抗蚀膜14不是必需的。抗蚀膜14用于将磁阻效应膜16选择性地蚀刻至下电极12。在即使不存在抗蚀膜14的情况下，例如通过选择形成材料或者其它手段，能够高精度地阻挡磁阻效应膜16的蚀刻，可以不设置抗蚀膜14。
形成磁头各层的材料不限于上述实施例所述，而是可以适当地改变。
权利要求
1.一种制造磁头的方法，包括步骤在下电极的第一区域上方形成磁阻效应膜，该磁阻效应膜的上表面上方形成有第一抗抛光膜，该第一抗抛光膜对于磁性材料具有抛光选择性；在下电极的包括第一区域的整个表面上方形成磁畴控制膜；利用第一抗抛光膜作为阻挡层，通过抛光去除磁阻效应膜上方的磁畴控制膜，以选择性地将磁畴控制膜保留在与第一区域相邻的第二区域中；去除第一抗抛光膜；以及在已去除第一抗抛光膜的磁阻效应膜上方形成上电极。
2.如权利要求1所述的制造磁头的方法，还包括步骤在形成磁畴控制膜的步骤之后，在磁畴控制膜上方形成对于磁性材料具有抛光选择性的第二抗抛光膜，其中在抛光磁畴控制膜的步骤中，利用第一抗抛光膜和第二抗抛光膜作为阻挡层，抛光该磁畴控制膜；以及在去除第一抗抛光膜的步骤中，去除第一抗抛光膜和第二抗抛光膜。
3.如权利要求2所述的制造磁头的方法，其中在形成第二抗抛光膜的步骤中，第二抗抛光膜的膜厚设定为使得第二抗抛光膜表面的高度等于磁阻效应膜上方形成的第一抗抛光膜表面的高度。
4.如权利要求2所述的制造磁头的方法，其中在形成第二抗抛光膜的步骤中，在第一区域和第二区域中选择性地形成第二抗抛光膜。
5.如权利要求2所述的制造磁头的方法，其中在形成第二抗抛光膜的步骤中，在包括第一区域和第二区域的整个表面上方形成第二抗抛光膜；以及抛光磁畴控制膜的步骤包括第一抛光步骤，选择性地去除形成在除第二区域之外的区域中的第二抗抛光膜；以及第二抛光步骤，选择性地去除形成在除第二区域之外的区域中的磁畴控制膜。
6.如权利要求5所述的制造磁头的方法，其中在第一抛光步骤和第二抛光步骤中，使用具有不同抛光特性的抛光浆。
7.如权利要求1所述的制造磁头的方法，其中形成磁阻效应膜的步骤包括步骤在下电极上方形成对于磁阻效应膜具有蚀刻选择性的抗蚀膜；在抗蚀膜上方形成磁阻效应膜；在磁阻效应膜上方形成第一抗抛光膜；以及利用抗蚀膜作为阻挡层，蚀刻第一抗抛光膜和磁阻效应膜。
8.如权利要求7所述的制造磁头的方法，其中在蚀刻第一抗抛光膜和磁阻效应膜的步骤中，利用单层光致抗蚀剂蚀刻第一抗抛光膜和磁阻效应膜。
9.如权利要求7所述的制造磁头的方法，其中在蚀刻第一抗抛光膜和磁阻效应膜的步骤中，通过反应离子蚀刻来蚀刻第一抗抛光膜和磁阻效应膜。
10.如权利要求1所述的制造磁头的方法，其中在去除第一抗抛光膜的步骤中，通过反应离子蚀刻来去除第一抗抛光膜。
11.如权利要求1所述的制造磁头的方法，其中在形成磁阻效应膜的步骤中，形成具有非磁材料覆盖层的磁阻效应膜，该覆盖层形成在磁阻效应膜上表面上方。
12.如权利要求1所述的制造磁头的方法，其中在形成磁畴控制膜的步骤中，形成具有非磁材料覆盖层的磁畴控制膜，该覆盖层形成在磁畴控制膜上表面上方。
13.如权利要求1所述的制造磁头的方法，其中在形成磁畴控制膜的步骤中，在包括已形成磁阻效应膜的区域的下电极的整个表面上方形成绝缘膜之后形成该磁畴控制膜。
全文摘要
本发明公开一种制造磁头的方法，包括步骤在下电极的第一区域上方形成磁阻效应膜，该磁阻效应膜的上表面上方形成有第一抗抛光膜，该第一抗抛光膜对于磁性材料具有抛光选择性；在下电极的包括第一区域的整个表面上方形成磁畴控制膜；利用第一抗抛光膜作为阻挡层，通过抛光去除磁阻效应膜上方的磁畴控制膜，以选择性地将磁畴控制膜保留在与第一区域相邻的第二区域中；去除第一抗抛光膜；以及在已去除第一抗抛光膜的磁阻效应膜上方形成上电极。
文档编号G11B5/31GK101046972SQ200710091409
公开日2007年10月3日 申请日期2007年3月28日 优先权日2006年3月28日
发明者远藤浩, 若林泰浩, 江口伸, 山本保, 矢野映 申请人:富士通株式会社