专利名称：：以汉明距离方法操作的读出放大器的制作方法
技术领域：
：本发明涉及一种集成电路(IC)设计，特别是，关于在汉明距离(Hammingdistance)方法下运4亍的读出》文大器(感测;改大器)，用以改善效能或降j氐其布局面积。
背景技术：
：差分方文大器(differentialamplifier)为产生l命出以响应不同l命入之间的电压差的电路模块。其一般用于IC芯片(如内存装置)，用以;汶大所感测的资料信号。差分力文大器一^:由可分组成对称两半的电子组件所组成，其每一半连接至一差分输入。对称两半的电子组件在其尺寸、材料、及结构上需匹配，以确保差分放大器的输出正确地反应出输入间的电压差。因此，差分放大器的尺寸并不容易按比例缩小，因为放大器越小，对制程变异所造成的不匹配会越敏感。图1示出了第一群组的差分读出放大器的第一分布曲线102及第二群组的差分读出放大器的第二分布曲线104，其中在第二群组中的读出放大器的大小为在第一群组中的一半。差分读出;^丈大器的每一群组的偏移电压为常态地分布，其中曲线1024交为集中而曲线104则较为分散。曲线102及104显示在预定的输入摆幅范围外的小放大器多于大放大器。当差分放大器尺寸下降时，这会引起可靠度的问题。图2示出了在布局面积202内的传统差分读出放大器。已有差分读出方文大器的新设计^皮提出用以降^f氐布局面积而不会牺牲其可靠度。例如NaveenVerma、AnathaRChandrakasan在2007年2月的IEEE国际固态电路研讨会(ISSCC)，64-65页所提出的"使用读出放大器冗余的65纳米8晶体管亚临界电压的静态随机存取内存(A65nm8Tsub-VtSRAMEmployingSense-AmplifierRedundancy)"。如图3所示，布局面积202分为两半302及304,其每一半被实施为一差分读出放大器。假设布局面积202中的大放大器及布局面积302及304中的放大器的偏移电压为常态地分布，且小放大器的故障可能性为0.001，其转换成标准常态分布的z值为3.09。因此，大差分读出力文大器的故障可能性为0.000006，其可通过查找标准常态分布表而获得，其中当大放大器两倍于小放大器时，z值为4.369(即3.09*(2)1/2)。虽然小;改大器的故障可能性(0.001)高于大放大器(0.000006)，但两个小放大器同时故障的可能性(0.000001=0.001*0.001)4氐于一个大》文大器的古文障可能小生。换言之，就相同的可靠度等级来说，两个小放大器302及304的整体尺寸将小于一个大放大器202。传统的双读出放大器设计需要初始测试程序，其中所有读出放大器是依序扫描的，以从每一读出放大器对中选出具有较佳性能的读出放大器。需要额外的緩存器来储存读出放大器的状态，以支持其运作。因此，传统的双读出放大器设计可能相当复杂且浪费资源。因此，需要有可降低布局面积而不会降低可靠度的差分读出放大器的简单设计。
发明内容本发明提出一种半导体装置，包括耦合至一输入的一第一读出放大器，用以产生一第一输出；耦合至输入的一第二读出放大器，其用以供产生一第二输出；以及耦合至输入的一第三读出放大器，其用以供产生一第三输出，其中根据第一、第二、及第三输出的逻辑状态的结合，而产生》文大输入的一第四專命出。然而，本发明的结构与4乘作方法以及其它额外的目的及优点将可通过以下对具体实施例的描述及所附图式而更好地理解。图1示出用于显示小及大的差分读出放大器的偏移电压分布的图表；图2示出传统的差分读出》文大器实施于其中的布局面积；图3示出传统的双读出方文大器实施于其中的布局面积；图4才艮据本发明一实施例而示出的差分读出》文大器的一示意图5根据本发明一实施例而示出的在汉明距离方法下操作的多个差分读出》文大器实施于其中的布局面积；图6根据本发明一实施例而示出的汉明运算电路的示意图；以及图7示出了所提出的差分读出放大器及传统差分读出放大器的偏移电压分布。具体实施例方式本发明涉及一种半导体装置，其包括在汉明距离方法下运4亍的读出放大器，用以改善效能或降低其布局面积。以下仅为了解释原理的目的而描述本发明的各个实施例。应该知道，虽然在此没有明确地描述，本领域技术人员可以在不背离本方明的精神和范围的情况下，以对本领域技术人员来说明显的方式进行修改。图4根据本发明一实施例而示出了差分读出放大器400的一示意图。差分读出放大器400包括NMOS晶体管Nl、N2及N3、PMOS晶体管P1、P2、P3、P4、P5、P6及P7。PMOS晶体管P3及P4于其源极连接，且进一步连接至供应电压Vdd。PMOS晶体管P3及P4的漏极分别连接至NMOS晶体管Nl及N2的漏极。NMOS晶体管Nl及N2的源极一起连接至NMOS晶体管N3的漏极，NMOS晶体管N3的源极进一步连接至接地(ground)或Vss。PMOS晶体管P3及NMOS晶体管N2的棚4及一起连4妄至节点402，其连4妄至PMOS晶体管P4及NMOS晶体管Nl的漏才及。PMOS晶体管P4及NMOS晶体管Nl的栅极一起连接至节点404，其连接至PMOS晶体管P3及NMOS晶体管N2的漏极。PMOS晶体管P3及P4的栅-极透过PMOS晶体管P5而连接，其由来自垫412的致能信号控制。PMOS晶体管Pl及P2之栅极由来自垫410的控制信号控制。来自垫418及420的差分输入信号系分别施加至NMOS晶体管Nl及N2的栅极。输入信号间的电压差是通过在由PMOS晶体管P3及P4以及NMOS晶体管Nl及N2所构成的电流4竟的两并联路径上的电流而反映出来，其接着产生差分输出于垫408及406。下面的表l显示由不同代的半导体制程技术所制造的差分读出-改大器400中的电子组件的尺寸。表1<table>tableseeoriginaldocumentpage10</column></row><table>如表1所示，NMOS晶体管Nl及N2的尺寸并没有随着半导体制程技术从n90前进至n45而减少太多。理由是NMOS的尺寸越小，对制程变异所造成的不匹配会越敏感。严重的装置不匹配将造成差分读出放大器失效。图5根据本发明一实施例而示出差分读出放大器单元500。差分读出放大器单元500包括三个差分读出放大器SA-1、SA-2及SA-3，其每一个可i殳计为例如图4所示的示意图。三个差分读出》文大器SA-1、SA-2及SA-3可视为产生用以反映放大输入的信号输出的一单元。差分读出放大器SA-1、SA-2及SA-3在汉明距离方法下运行，其中具有相同长度的两字符串(strings)之间的汉明距离为对应符号不同的位置的数量。表2显示汉明距离操作的真值表。表2<table>tableseeoriginaldocumentpage10</column></row><table>如表2所示，每一差分读出》文大器SA-1、SA-2、或SA-3产生一输出，且根据差分读出放大器SA-1、SA-2、及SA-3的输出逻辑状态的结合而决定汉明输出(单元500的信号输出)。特别是，单元500的输出等于差分读出放大器SA-l、SA-2及SA-3的输出的多数逻辑状态。举例而言，若差分读出》文大器SA-1的输出为"l"、差分读出放大器SA-2的输出为'T，、且差分读出》文大器SA-3的输出为"0"，则单元500的输出将为1,反之若差分读出放大器SA-1的输出为"0"、差分读出》文大器SA-2的输出为"0"、且差分读出》文大器SA-3的输出为"l",则单元500的输出将为0。汉明距离真值表可由以下方禾呈序表示Y=C*B+A*C+A*B+A*B*C，其中Y表示单元500的输出、A表示SA-1的输出、B表示SA-2的输出、及C表示SA-3的丰ir出。图6示出汉明运算电^各600的示意图，其为上述三》文大器汉明距离运算的示例电路实施。电路600包括与闸(ANDgate)602、604及606、及或闸(ORgate)608。与闸602具有耦合至差分读出放大器SA-1的输出A的一输入端，及耦合至差分读出放大器SA-2的输出B的另一输入端。与闸604具有耦合至差分读出放大器SA-2的输出B的一输入端，及耦合至差分读出放大器SA-3的输出C的另一输入端。与闸606具有耦合至差分读出i文大器SA-3的输出C的一输入端，及耦合至差分读出力文大器SA-1的输出A的另一输入端。与间602、604及606的丰lr出端并禺合至或间608的丰lT入端，其才艮据上述汉明距离真值表且基于A、B及C的各种结合而产生一输-出。图7示出各种尺寸及组态的差分读出》文大器的偏移电压分布。同时参考图5及图7，曲线706显示尺寸与像是SA-1相同的差分读出力文大器的偏移电压分布，曲线704显示尺寸等于SA-1、SA-2及SA-3的结合的差分读出》文大器的偏移电压分布，而曲线702显示包括以汉明距离方法操作的三个小差分读出放大器SA-1、SA-2及SA-3的单元500的偏移电压分布。如图中所示，曲线706比曲线704平且宽，这表示单一个较小的差分读出放大器相较于单一个较大的差分读出放大器具有较高的故障可能性。同样地，曲线704比曲线702平且宽，这表示一差分读出放大器相较于具有以汉明距离方法操作的三个较小的差分读出放大器的相同尺寸的差分读出放大器单元具有较高的故障可能性。三个小差分读出放大器同时故障的可能性小于尺寸为小放大器三倍大读出放大器的故障可能性。换言之，如果单一差分读出放大器的预期故障可能性设定为与具有三个较小差分读出放大器的放大器单元的故障可能性相同，则放大器单元的尺寸将小于大放大器的尺寸。应注意，对每一放大器单元来说，差分读出放大器的数量可超过3个。举例来说，每一放大器单元可包括2*!1+1个差分读出放大器，其中n为自然数，且汉明输出的逻辑状态系由(2*n+1)个差分读出放大器的输出中的多数逻辑状态而决定。本发明的一优点在于所4是出的以汉明距离》文大运作的多重差分读出放大器在执行IC的初始期间不需要测试程序。此提出的放大器单元不需要选择信号差分读出放大器供运作，所有来自单元内的放大器的输出皆认为是产生用以代表由单元所接收的一输入的最终输出。因此，不需要额外的緩存器来储存个别差分读出放大器的状态。所提出的本发明同样具有改善可靠度的优点，因为多个差分读出放大器同时故障的可能性低于单一差分读出放大器故障的可能性，此单一差分读出放大器的布局面积与三个较小放大器的结合的布局面积相同。换句话说，若大差分读出放大器的可靠度与所提出放大器单元的可靠度系维持在同一水平，所提出的放大器单元的布局面积将小于传统的差分读出放大器。以上描述提供许多不同的实施例或用以实现本发明不同特征的实施例。特定的组件及制程的实施例是描述用以帮助了解本发明。当然，所描述^f又为实施例，而非用以限制本发明。虽然本发明已通过一或多个特定范例加以描述，^f旦本发明并不限定于所描述的内容，在不偏离本发明的精神且在申请专利范围的均等范围内可做出许多修改及结构上的改变。因此，可了解到后附的申请专利范围应以较广且符合本发明范畴的方法来解释，如以下申请专利范围所提出。参考符号102、104分布曲线202、302、304布局面积、400差分读出i文大器402、404、406、408节点410、412、414、416、418、420垫500差分读出》文大器单元600汉明运算电路602、604、606与闸608或闸702、704、706曲线权利要求1.一种半导体装置，包括一第一读出放大器，耦合至一输入，供产生一第一输出；一第二读出放大器，耦合至所述输入，供产生一第二输出；以及一第三读出放大器，耦合至所述输入，供产生一第三输出；其中根据所述第一、所述第二、及所述第三输出的逻辑状态的结合，而产生放大所述输入的一第四输出。2.根据权利要求1所述的半导体装置，其特征在于，所述第四输出是使用汉明距离(Hammingdistance)方法而根据所述第一、所述第二、及所述第三输出的逻辑状态的所述结合所产生。3.根据权利要求2所述的半导体装置，其特征在于，所述第四输出的一逻辑状态是由所述第一、所述第二、及所述第三输出中的一多凄t逻辑状态而决定。4.根据权利要求3所述的半导体装置，其特征在于，如果所述第一、所述第二、及所述第三输出中有二个或更多个逻辑状态为'T，，则所述第四^r出具有一逻辑状态"r，。5.根据权利要求4所述的半导体装置，其特征在于，如果所述第一、所述第二、及所述第三输出中有二个或更多个逻辑状态为"0"，则所述第四输出具有一逻辑状态"O"。6.根据权利要求2所述的半导体装置，还包括一汉明运算电路，用以产生所述第四l俞出为一7〉式(B*C+A*C+A*B+A*B*C)之一结果，其中A表示所述第一llT出，B表示所述第二输出，且C表示所述第三输出。7.根据权利要求6所述的半导体装置，其特征在于，所述汉明运算电^各包括一第一与闸，具有一第一输入端、一第二1釙入端、及一第一输出端，所述第一输入端耦合至所述第一输出，而所述第二输入端耦合至所述第二输出；一第二与闸，具有一第三丰叙入端、一第四l命入端、及一第二输出端，所述第三输入端耦合至所述第二输出，而所所述第四输入端耦合至所述第三输出；一第三与闸，具有一第五llr入端、一第六l命入端、及一第三输出端，所述第五输入端耦合至所述第三输出，而所述第六專lr入端津禺合至所述第一llr出；以及一或闸，具有耦合至所述第一与闸的所述第一4#出端的一第七输入端、耦合至所述第二与闸的所述第二输出端的一第八输入端、耦合至所述第三与闸的所述第三输出端的一第九输入端、及用以产生所述第四丰叙出的一第四输出端。8.根据权利要求1所述的半导体装置，其特征在于，所述第一、所述第二、及所述第三读出放大器是差分读出放大器。9.一种半导体装置，包括(2*n+l)个读出放大器，用以产生(2*n+l)个输出，以响应一l命入，其中n为一自然凄t;以及至少一汉明运算电3各，耦合至所述(2*n+1)个读出方文大器，用以产生根据所述(2*n+1)个输出的逻辑状态的结合而放大所述输入的一汉明输出。10.根据权利要求9所述的半导体装置，其特征在于，所述汉明输出的一逻辑状态是由所述(2*n+1)个输出中的一多数逻辑一犬态而决定。11.根据权利要求10所述的半导体装置，其特征在于，如果所述(2*n+l)个输出中的多凄史逻辑状态为"1",则所述汉明l俞出具有一逻辑状态"l"。12.根据权利要求IO所述的半导体装置，其特征在于，如果所述(2*n+l)个输出中的多数逻辑状态为"O",那么所述汉明车命出具有一逻辑状态"0"。13.根据权利要求9所述的半导体装置，其特征在于，n等于l,且所述汉明运算电路用以产生所述汉明l餘出为一/>式(B*C+A*C+A*B+A*B*C)的一结果，其中A表示来自一第一读出放大器的一第一输出，B表示来自一第二读出放大器的一第二输出，且C表示来自一第三读出方文大器的一第三输出。14.根据权利要求13所述的半导体装置，其特征在于，所述汉明运算电^各包括一第一与闸，具有一第一$命入端、一第二l命入端、及一第一输出端，所述第一^T入端耦合至所述第一输出，而所述第二输入端耦合至所述第二输出；一第二与闸，具有一第三l命入端、一第四llr入端、及一第二输出端，所述第三输入端耦合至所述第二输出，而所述第四输入端耦合至所述第三输出；一第三与闸，具有一第五输入端、一第六输入端、及一第三输出端，所述第五输入端耦合至所述第三输出，而所述第六输入端耦合至所述第一输出；以及一或闸，具有耦合至所述第一与闸的所述第一输出端的一第七输入端、耦合至所述第二与闸的所述第二输出端的一第八输入端、耦合至所述第三与闸的所述第三输出端的一第九输入端、及用以产生所述第四|#出的一第四车命出端。全文摘要本发明提供一种半导体装置，包括耦合至一输入的一第一读出放大器，其用于产生一第一输出；耦合至输入的一第二读出放大器，其用于产生一第二输出；以及耦合至输入的一第三读出放大器，其用于产生一第三输出，其中根据第一、第二、及第三输出的逻辑状态的结合，而产生放大输入的一第四输出。文档编号G11C7/06GK101290793SQ20071014808公开日2008年10月22日申请日期2007年9月10日优先权日2007年4月18日发明者廖宏仁,李政宏,王嘉维,郑宏正申请人:台湾积体电路制造股份有限公司