专利名称：：快闪存储器数据写入方法及其快闪存储器控制器的制作方法
技术领域：
：本发明是有关于一种快闪存储器数据写入方法，且特别是有关于一种具数据保护机制的快闪存储器数据写入方法、其控制器及固态硬盘。
背景技术：
：数字相机、手机相机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加，由于快闪存储器(FlashMemory)具有数据非易失性、省电、体积小与无机械结构等的特性，适合可携式应用，最适合使用于这类可携式由电池供电的产品上。除了可携式产品内建存储器需要之外，对于小型存储卡与随身碟等外接式产品来说，每个人可能同时拥有多个随身碟与小型存储卡，所以市场规模较那些设备更大。因此，近年快闪存储器产业成为电子产业中相当热门的一环。随着快闪存储器由单层记忆单元(SingleLevelCell,SLC)与非(NAND)快闪存储器发展至多层记忆单元(MultiLevelCell,MLC)NAND快闪存储器，由于MLCNAND快闪存储器物理特性的关系，在程序部分的页(page)时电荷较不稳定，并且可能会影响到邻近的页，因此造成MLCNAND快闪存储器虽容量较大，但存储可靠度较差的状况。此外，由于MLCNAND快闪存储器的可存储容量越来越大以逐渐可作为一般硬盘的使用(例如固态硬盘)的发展趋势下，数据的可靠度更成为以快闪存储器为存储媒体的固态硬盘能否成功的关键。为了解决上述问题，有需要发展能够增加快闪存储器存取数据可靠度的一数据写入方法。
发明内容本发明提供一种数据写入方法，其能够在对MLCNAND快闪存储器的上页地址写入数据时保护先前所写入的数据。本发明提供一种快闪存储器控制器，其能够执行一种数据写入程序以在对MLC5NAND快闪存储器的上页地址写入数据时保护先前所写入的数据。本发明提出一种数据写入方法，其适用于多层记忆单元(MultiLevelCell,MLC)与非(NAND)快闪存储器中的区块，此区块包括多个上页地址与写入速度快于此些上页地址的下页地址，此数据写入方法包括接收写入指令、判断在写入指令中新数据的欲写入地址是否为区块的上页地址、当欲写入地址为区块的上页地址时，则复制在此区块的下页地址中所记录的旧数据作为旧数据备份以及写入新数据至欲写入地址中。在本发明一实施例中，上述数据写入方法更包括在完成写入新数据至欲写入地址中之后删除旧数据备份。在本发明一实施例中，上述复制在区块的下页地址中所记录的旧数据包括复制欲写入地址之前且为欲写入地址所对应下页地址及所对应下页地址之后的地址中所记录的旧数据。在本发明一实施例中，上述复制在区块的下页地址中所记录的旧数据包括复制记录在欲写入地址所对应下页地址及该所对应下页地址之后一定笔数字地址中所记录的旧数据。在本发明一实施例中，上述复制在区块的下页地址中所记录的旧数据包括复制记录在欲写入地址所对应下页地址中的旧数据。在本发明一实施例中，上述数据写入方法更包括在MLCNAND快闪存储器的另一区块中存储旧数据备份。在本发明一实施例中，上述数据写入方法更包括当写入新数据至欲写入地址且发生异常事件时判断旧数据是否发生损毁，其中倘若旧数据发生损毁时将旧数据中发生损毁的旧数据所对应的旧数据备份以及未损毁的旧数据写入至MLCNAND快闪存储器的另一区块中。本发明提供一种快闪存储器控制器，其适用于具有多层记忆单元(MultiLevelCell,MLC)与非(NAND)快闪存储器的存储装置，其中MLCNAND快闪存储器中的区块包括多个上页地址与写入速度快于此些上页地址的下页地址，此快闪存储器控制器包括微处理单元、快闪存储器介面、缓冲存储器以及存储器管理模块。微处理单元用以控制快闪存储器控制器的整体运作。快闪存储器介面用以存取MLCNAND快闪存储器。缓冲存储器用以暂时地存储数据。存储器管理模块用以管理MLCNAND快闪存储器，其中存储器管理模块会接收写入指令、判断写入指令中新数据的欲写入地址是否为区块的上页地址、当该欲写入地址为区块的上页地址时则复制在区块的下页地址中所记录的旧数据作为旧数据备份以及写入新数据至欲写入地址中。在本发明一实施例中，上述存储器管理模块在写入新数据至欲写入地址中之后删除旧数据备份。在本发明一实施例中，上述存储器管理模块复制在区块的下页地址中所记录的旧数据包括复制在欲写入地址之前且为在欲写入地址所对应下页地址及所对应下页地址之后的地址中所记录的旧数据。在本发明一实施例中，上述存储器管理模块复制在区块的下页地址中所记录的旧数据包括复制记录在欲写入地址所对应的下页地址中的旧数据。在本发明一实施例中，上述存储器管理模块复制在区块的下页地址中所记录的旧数据包括复制记录在欲写入地址所对应下页地址及所对应下页地址之后一定笔数字地址中所记录的旧数据。在本发明一实施例中，上述存储器管理模块会将旧数据备份存储在MLCNAND快闪存储器的另一区块中。在本发明一实施例中，上述存储器管理模块更包括当写入新数据至欲写入地址且发生异常事件时判断旧数据是否发生损毁，其中倘若旧数据发生损毁时将旧数据中发生损毁的旧数据所对应的旧数据备份以及未损毁的旧数据写入至MLCNAND快闪存储器的另一区块中。在本发明一实施例中，上述存储装置为USB随身碟、快闪存储卡或固态硬盘。本发明因在对MLCNAND快闪存储器的区块的上页地址写入数据之前会备份相关下页地址中的数据。基此，一旦发生写入的异常事件而造成相关下页地址中的数据损毁时可从备用数据中复原发生异常事件前的状态。由此，有效地保护先前所写入的数据。为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。图1是根据本发明实施例绘示快闪存储器存储装置的概要方块图。图2A2C是根据本发明实施例绘示快闪存储器及其运作的详细方块图。图3A是根据本发明实施例绘示MLCNAND快闪存储器两阶段程序的示意图。图3B是根据本发明实施例绘示MLCNAND快闪存储器的区块的页地址示意图。图4A是根据本发明实施例绘示数据写入方法的流程图。图4B是根据本发明实施例绘示数据写入异常事件回复程序的流程图。具体实施例方式图1是根据本发明实施例绘示快闪存储器存储装置的概要方块图。请参照图1，快闪存储器存储装置100包括控制器110、总线连接介面120以及快闪存储器130。通常快闪存储器存储装置100会与主机200—起使用，以使主机200可将数据写入至快闪存储器存储装置100或从快闪存储器存储装置100中读取数据。在本实施例中，快闪存储器存储装置120为随身碟。但必须了解的是，在本发明另一实施例中快闪存储器存储装置120亦可以是存储卡或固态硬盘(SolidStateDrive,SSD)。控制器110会控制快闪存储器存储装置100的整体运作，例如数据的存储、读取与抹除等。控制器110包括微处理单元110a、存储器管理模块110b、快闪存储器介面110c与缓冲存储器110d。微处理单元110a会控制控制器110的整体运作。存储器管理模块110b是电性连接至微处理单元110a。存储器管理模块110b会管理快闪存储器130，例如执行平均磨损(wearleveling)功能、坏区块管理、维护对映表(mappingtable)等。特别是，在本发明实施例中，存储器管理模块110b会执行根据本实施例的数据写入程序(如图4A与4B所示)。快闪存储器介面110c是电性连接至微处理单元110a并且用以存取快闪存储器130。也就是，主机200欲写入至快闪存储器130的数据会经由快闪存储器介面110c转换为快闪存储器130所能接受的格式。缓冲存储器110d用以暂时地存储系统数据(例如逻辑实体对映表)或者主机200所读取或写入的数据。在本实施例中，缓冲存储器110d为静态随机存取存储器(staticrandomaccessmemory,SRAM)。然而，必须了解的是，本发明不限于it匕，动态随t几存取存l诸器(DynamicRandomAccessmemory,DRAM)、磁阻式存储器(MagnetoresistiveRandomAccessMemory,MRAM)、相变化存储器(PhaseChangeRandomAccessMemory,PRAM)或其他适合的存储器亦可应用于本发明。此外，虽未绘示于本实施例，但控制器IIO可更包括错误校正模块与电源管理模块等一般快闪存储器常见的功能模块。快闪存储器130是电性连接控制器IIO并且用以存储数据。快闪存储器130用以存储数据。快闪存储器130通常实质上分割为多个实体区块(physicalblock)130-0至130-N,为方便说明以下将实体区块简称为区块。一般而言，在快闪存储器中区块为抹除的最小单位。亦即，每一区块含有最小数目之一并被抹除的记忆单元。每一区块通常会分割为数个页(page)。页通常为程序(program)的最小单元，但要特别说明的是于有些不同的快闪存储器设计，最小的程序单位也可为一个扇区(sector)大小，即一页中有多个扇区并以一扇区为程序的最小单元。换言之，页为写入数据或读取数据的最小单元。每一页通常包括使用者数据区D与冗余区R。使用者数据区用以存储使用者的数据，而冗余区用以存储系统的数据(例如，错误校正码(errorcorrectingcode,ECC))。为对应于磁盘驱动器的扇区(sector)大小，一般而言，使用者数据区D通常为512位元组，而冗余区R通常为16位元组。也就是，一页为一个扇区。然而，亦可以多个扇区形成一页，例如一页包括4个扇区。一般而言，区块可由任意数目的页所组成，例如64页、128页、256页等。区块130-0至130-N通常也可被分组为数个区域(zone)，以区域来管理存储器某种程度上是彼此独立地操作以增加操作执行的平行程度且简化管理的复杂度。以下将根据本发明并配合图式详细说明快闪存储器的运作。必须了解的是，在以下描述中使用"提取"、"搬移"、"交换"等词来操作快闪存储器区块是逻辑上的概念。也就是说，快闪存储器区块的实际位置并未更动，而是逻辑上对快闪存储器区块进行操作。图2A2C是根据本发明实施例绘示快闪存储器130及其运作的详细方块图。请参照图2A，在本发明实施例中，为了有效率地程序(即写入与抹除)快闪存储器130，快闪存储器130的区块130-1至130-N会在逻辑上分组为一系统区202、一数据区204与一备用区206。一般来说，快闪存储器130中属于数据区204的区块会占90%以上。系统区202中的区块用以记录系统数据，系统数据例如是关于快闪存储器130的区域数、每一区域的区块数、每一区块的页数、逻辑实体对映表等。数据区204中的区块用以存储使用者的数据，一般来说就是主机200所操作的逻辑区块地址所对应的区块。备用区206中的区块是用以替换数据区204中的区块，因此在备用区206中的区块为空或可使用的区块，即无记录数据或标记为己没用的无效数据。具体来说，由于若要对已写过数据位置再次写入数据时，必须先执行抹除的动作。然而，如前所述快闪存储器写入单位为页，而抹除单位为区块。一个抹除的单位大于写入的单位，这表示若要执行区块抹除动作，必须先将欲抹除区块中的有效页复制至其它区块后才可进行。因此，当欲在数据区204中已写过数据位置的区块M中写入新数据时，一般会在备用区206中提取一区块S，然后将区块M中的有效数据复制至区块S且将新数据写入区块S后，将区块M抹除后搬移至备用区206同时将区块S搬移至数据区204。必须了解的是，将区块M抹除后搬移至备用区206同时将区块S搬移至数据区204是逻辑上将区块M关联于备用区206而将区块S关联于数据区204。其中此领域具一般技艺者皆能了解数据区204中区块的逻辑关系可由逻辑实体对映表来维护。一般来说，为了更有效率地使用快闪存储器130，区块在逻辑上会更分为替换区块208。图2B是绘示快闪存储器的另一种运作方式，而图2C是绘示图2B的详细运作示意图。请参照图2B与2C，替换区块208是用来取代数据区204的区块。更详细而言，当从上述备用区206中提取区块C来取代数据区204的区块M时，会将新数据入至区块C，但不会立刻将区块M中的所有有效数据搬移至区块C而抹除区块M。具体来说，会将区块M中欲写入地址之前的有效数据(即页P0与Pl)复制至区块C(如图2C的(a))，并且将新数据(即区块C的页P2与P3)写入至C区块(如图2C的(b))。此时，将含有部分的有效旧数据与所写入新数据的区块C暂时地关联为替换区块208。此是因为，区块M中的有效数据有可能在下个操作中变成无效，因此立刻将区块M中的所有有效数据搬移至实体区块C可能会造成无谓的搬移。在此案例中，在逻辑区块地址与实体区块地址的对映上会记录多个实体区块地址对应到一个逻辑区块地址的情况，也就是区块M与区块C的内容整合起来才是所对映逻辑区块的内容。此等母子区块(区块M与区块C)的暂态关系可依据控制器110中缓冲存储器110d的大小而定，在本发明实施例中是以五组来实作。之后，当需要将区块M与区块C的内容真正合并时，才将区块M与区块C整并为一区块，由此提升区块的使用效率。例如，如图2C的(c)所示，当进行整并时，区块M中剩余的有效数据(即页P4PN)会复制至区块C，然后将区块M抹除并关联为备用区206,同时，将区块C关联为数据区204，由此完成合并。此外，在本实施中快闪存储器130为多层记忆单元(MultiLevelCell,MLC)与非(NAND)快闪存储器，而MLCNAND快闪存储器之区块的程序可分为多阶段。例如，以4层记忆单元为例，如图3A所示，区块的程序可分为2阶段。第一阶段是下页(lowerpage)的写入部分，其物理特性类似于单层记忆单元(SingleLevelCell,SLC)NAND快闪存储器，在完成第一阶段之后才程序上页(upperpage)。在其程序的过程中下页的写入速度会快于上页。因此，每一区块的页可区分为上页与下页(如图3B所示的区块130-0)。特别是，上页与下页具有耦合关系。也就是说，在程序上页时，若发生异常，可能造成所对应下页的不稳定(即数据可能遗失)。这也是MLCNAND快闪存储器的可靠度低于SLCNAND快闪存储器的原因。类似地，在8层记忆单元或16层记忆单元的案例中，记忆单元会包括更多个页并且会以更多阶段来写入。在此，将写入速度最快的页面称为下页，其他写入速度较慢的页面统称为上页。例如，上页包括具有不同写入速度的多个页。值得一提的是，在上述快闪存储器存储装置100的架构下，当主机200请求快闪存储器存储装置100的控制器110执行一写入指令时，在控制器110完成数据写入后即使快闪存储器130的区块处于上述母子区块的暂态关系，控制器110仍会回应主机200已完成数据写入。此时倘若控制器110于执行主机200的下一个写入指令且发生上述因程序上页失败而造成其对应下页中先前写入指令所写入数据的遗失时，主机200仅知道此次写入指令执行失败而对应地产生相关错误讯息或重写动作，然对于先前写入指令所写入的数据会误认为正常。因此，当主机200后续对此页进行存取时会造成读取错误。因此，在此快闪存储器存储装置100的架构下快闪存储器管理模块110b会执行根据本发明实施例的数据写入程序来保护数据。图4A是根据本发明实施例绘示数据写入方法的流程图。请参照图4A，当从主机200中接受到写入指令(步骤S401)时，在步骤S403中会判断在此写入指令中欲写入新数据的地址是否为一区块的上页地址。倘若在步骤S403中判断欲写入新数据的地址为区块的上页地址时，则在步骤S405中会复制在此区块之下页地址中所记录的旧数据作为旧数据备份。例如，在步骤S405中快闪存储器管理模块110b会判断对应欲写入数据的上页地址所需备份的下页地址。详细来说，由于在快闪存储器区块写入的程序中，会依照区块内页的编号(页的编号是依据制程所订定)依序写入，因此在备份下页地址的数据时可针对欲写入上页地址所对应的下页地址以及编号在此上页地址之前的地址进行备份，换句话说，其是在每写入一笔数据时，对同一区块(block)中先前已写入数据至下页但上页未写入数据的记忆单元(Cell)中存储的数据进行备份，由此以避免可能的数据错误或流失。例如以写入数据至图3B的区块130-0为例，倘若欲写入的数据为页地址17时，则快闪存储器管理模块110b会将页地址11的数据复制并存储为旧数据备份。在欲写入的数据为页地址4的例子中，快闪存储器管理模块110b会将页地址0、1、2与3的数据复制并存储为旧数据备份。在欲写入的数据为页地址16的例子中，快闪存储器管理模块110b会将页地址10与11的数据复制并存储为旧数据备份。在欲写入的数据为页地址5的例子中，快闪存储器管理模块110b会将页地址l、2与3的数据复制并存储为旧数据备份。此外，在欲写入的数据为页地址8，快闪存储器管理模块110b会将页地址2与3的数据复制并存储为旧数据备份。其中，必须了解的是，上述范例说明并非限制本发明，此领域熟知技艺者可参照上述范例后轻易推演出所需备份的页地址。例如，所备份亦可以是针对欲写入地址所对应下页地址及所对应下页地址之后一定笔数字地址中所记录的旧数据。以图3B为例，若欲写入的数据为页地址4的例子中，快闪存储器管理模块110b也可仅将页地址0、l的数据复制并存储为旧数据备份。在本发明实施例中，旧数据备份会存储在快闪存储器130中的另一区块。然而，必须了解的是本发明不限于此，旧数据备份可存储在其他任何适合的非易失性存储媒体中，例如额外配置的磁阻式存储器。为了确保数据的正确性可如上述针对欲写入上页地址所对应的下页地址以及编号在此上页地址之前的地址进行备份。然而，如前所述在MIXNAND快闪存储器中是对应的上下页之间具有耦合关系，因此在本发明另一实施例中，在步骤S405中亦可仅复制记录在欲写入地址所对应的下页地址中的旧数据。例如，倘若写入页地址5时，则快闪存储器管理模块110b会备份页地址1的数据，倘若写入页地址16时，则对页地址11的旧数据进行备份。倘若在步骤S403中判断欲写入数据的地址非上页地址时，则不需进行备份的动作。之后，在步骤S407中会将新数据写入至欲写入的上页地址中。在本发明另一实施例中，上述数据写入步骤更包括在完成写入新数据至欲写入的地址中之后删除所存储的旧数据备份。在本发明实施例中，在写入上页地址之前会备份下页地址的数据，因此一旦发生上页地址写入异常而损毁下页地址的数据时，可从所备份的数据中回复正确的数据。图4B是根据本发明实施例绘示数据写入程序中异常事件回复的流程图。请参照图4B，当发生异常事件(例如断电)而重新启动后，在步骤S409中会依据系统数据(例如逻辑实体对应表、母子区块暂态关系表等)回复断电前的区块对映状态。之后，在步骤S411中会判断在此些暂态关系的子区块(即上述的区块C)的上页地址中是否发生数据损毁。具体来说，快闪存储器管理模块110b会读取原先欲写入上页地址所对应的下页地址以及编号在此上页地址之前的地址中的数据，并且依据其所对应的错误校正码来进行数据正确性的检査。倘若在步骤S411发现数据损毁时，则在步骤S413中会将发生损毁的旧数13据所对应的旧数据备份以及未损毁的旧数据一起写入至快闪存储器130的另一区块中以复原断电前的状态。综上所述，本发明在对MLCN緒D快闪存储器的区块的上页地址写入数据之前会备份相关下页地址中的数据。基此，一旦发生写入的异常事件而造成相关下页地址中的数据损毁时可从备用数据中复原发生异常事件前的状态。由此，有效地保护主机的先前写入指令所写入的数据。再者，此技术可有效解决MLCN緒D快闪存储器数据写入的可靠性，由此使得使用MLCNAND快闪存储器的固态硬盘更具实用价值。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何所属
技术领域：
中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。权利要求1.一种数据写入方法，其适用于一多层记忆单元与非快闪存储器中的一区块，该区块包括多个上页地址与写入速度快于该些上页地址的该些下页地址，该数据写入方法包括接收一写入指令；判断在该写入指令中新数据的欲写入地址是否为该区块的上页地址；当该欲写入地址为该区块的上页地址时，则复制在该区块的下页地址中所记录的旧数据作为旧数据备份；以及写入该新数据至该欲写入地址中。2.如权利要求1所述的数据写入方法，其特征在于，更包括在完成写入该新数据至该欲写入地址中之后删除该旧数据备份。3.如权利要求1所述的数据写入方法，其特征在于，复制在该区块的下页地址中所记录的旧数据包括复制该欲写入地址之前且为在该欲写入地址所对应下页地址及该所对应下页地址之后的地址中所记录的旧数据。4.如权利要求1所述的数据写入方法，其特征在于，复制在该区块的下页地址中所记录的旧数据包括复制记录在该欲写入地址所对应的下页地址及该所对应下页地址之后一定笔数字地址中所记录的旧数据。5.如权利要求1所述的数据写入方法，其特征在于，复制在该区块的下页地址中所记录的旧数据包括复制记录在该欲写入地址所对应下页地址中的旧数据。6.如权利要求1所述的数据写入方法，其特征在于，更包括在该多层记忆单元与非快闪存储器的另一区块中存储该旧数据备份。7.如权利要求1所述的数据写入方法，其特征在于，更包括当写入该新数据至该欲写入地址且发生一异常事件时判断该旧数据是否发生损毁，其中倘若该旧数据发生损毁时将该旧数据中发生损毁的旧数据所对应的旧数据备份以及未损毁的旧数据写入至该多层记忆单元与非快闪存储器的另一区块中。8.—种快闪存储器控制器，其适用于具有一多层记忆单元与非快闪存储器的一存储装置，其中该多层记忆单元与非快闪存储器中的区块包括多个上页地址与写入速度快于该些上页地址的该些下页地址，该快闪存储器控制器包括一微处理单元，用以控制该快闪存储器控制器的整体运作；一快闪存储器介面，用以存取该多层记忆单元与非快闪存储器；一缓冲存储器，用以暂时地存储数据；以及一存储器管理模块，用以管理该多层记忆单元与非快闪存储器，其中该存储器管理模块接收一写入指令，该存储器管理模块判断该写入指令中新数据的欲写入地址是否为该区块的上页地址，当该欲写入地址为该区块的上页地址时则复制在该区块的下页地址中所记录的旧数据作为旧数据备份，以及该存储器管理模块写入该新数据至该欲写入地址中。9.如权利要求8所述的快闪存储器控制器，其特征在于，该存储器管理模块在写入该新数据至该欲写入地址中之后删除该旧数据备份。10.如权利要求8所述的快闪存储器控制器，其特征在于，该存储器管理模块复制在该区块的下页地址中所记录的旧数据包括复制该欲写入地址之前且为该欲写入地址所对应的下页地址及该所对应下页地址之后的地址中所记录的旧数据。11.如权利要求8所述的快闪存储器控制器，其特征在于，该存储器管理模块复制在该区块的下页地址中所记录的旧数据包括复制记录在该欲写入地址所对应下页地址中的旧数据。12.如权利要求8所述的快闪存储器控制器，其特征在于，该存储器管理模块复制在该区块的下页地址中所记录的旧数据包括复制记录在该欲写入地址所对应下页地址及该所对应下页地址之后一定笔数字地址中所记录的旧数据。13.如权利要求8所述的快闪存储器控制器，其特征在于，该存储器管理模块会将该旧数据备份存储在该多层记忆单元与非快闪存储器的另一区块中。14.如权利要求8所述的快闪存储器控制器，其特征在于，该存储器管理模块更包括当写入该新数据至该欲写入地址且发生一异常事件时判断该旧数据是否发3生损毁，其中倘若该旧数据发生损毁时将该旧数据中发生损毁的旧数据所对应的旧数据备份以及未损毁的旧数据写入至该多层记忆单元与非快闪存储器的另一区块中。15.如权利要求8所述的快闪存储器控制器,其特征在于，该存储装置为一USB随身碟、一快闪存储卡或一固态硬盘。全文摘要本发明公开了一种数据写入方法，其适用于多层记忆单元(MultiLevelCell，MLC)与非(NAND)快闪存储器中的区块，此区块包括多个上页地址与写入速度快于此些上页地址的下页地址，此数据写入方法包括接收写入指令、判断在写入指令中新数据的欲写入地址是否为区块的上页地址、当欲写入地址为区块的上页地址时，则复制在此区块的下页地址中所记录的旧数据作为旧数据备份以及写入新数据至欲写入地址中。基此，能够在对MLCNAND快闪存储器的上页地址的写入数据时保护先前所写入的数据。文档编号G11C16/06GK101483067SQ20081000315公开日2009年7月15日申请日期2008年1月11日优先权日2008年1月11日发明者朱健华,赵伟程申请人:群联电子股份有限公司